-
公开(公告)号：CN113053992A
公开(公告)日：2021-06-29
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN113053991A
公开(公告)日：2021-06-29
申请号：CN201911366131.0
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/739
Abstract: 本公开提供一种逆导型IGBT的元胞结构及逆导型IGBT。该元胞结构包括位于元胞结构中心的第二导电类型阱区；设置于所述阱区表面内的第一导电类型源区和第二导电类型源区；其中，所述第一导电类型源区位于所述第二导电类型源区两侧并且部分底部覆盖所述第二导电类型源区两侧的部分表面，并使得所述第一导电类型源区的侧面与所述第二导电类型源区未被所述第一导电类型源区覆盖的表面一起合围成一主沟槽；覆盖在所述主沟槽的侧壁和底部上的导电层；设置在所述栅结构上和所述主沟槽中的发射极金属层；其中，所述主沟槽的底部上的部分导电层与所述发射极金属层接触。这种结构可以降低栅极电压对逆导型IGBT内FRD正向导通压降的影响，使FRD获得更低的正向压降。
-
公开(公告)号：CN113035847A
公开(公告)日：2021-06-25
申请号：CN201911355472.8
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及功率半导体模块技术领域，提出一种功率半导体模块低电感封装结构，包括基板和设置在所述基板上的功率半导体模块单元，所述功率半导体模块单元用于形成可降低电感的双开关电路结构，所述功率半导体模块单元包括间隔设置在所述基板上的多个衬板，相邻所述衬板之间通过第一键合线连接，相连的两所述衬板上连接有延伸出外管壳的功率端子组，所述功率端子组包括两个部分重叠设置但互不接触的子功率端子，用于使两个所述子功率端子导通不同方向电流时产生电磁耦合以降低电感；还提出一种功率半导体模块低电感封装方法，其用于制造本发明提出的功率半导体模块低电感封装结构。本发明具有高可靠性、高功率密度和低电感的优点。
-
公开(公告)号：CN113035711A
公开(公告)日：2021-06-25
申请号：CN201911356279.6
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L21/67
Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
-
公开(公告)号：CN107564952B
公开(公告)日：2021-06-22
申请号：CN201610502531.X
申请日：2016-06-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739
Abstract: 一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅氧化层与源极区接触，其中，栅氧化层具有多种厚度，并且随着与第一导电区域之间距离的增大，栅氧化层的厚度呈现逐渐增大的趋势；形成在栅氧化层上的多晶硅层。相较于现有的功率半导体，该功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN112687630A
公开(公告)日：2021-04-20
申请号：CN202011483001.8
申请日：2020-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种功率器件及其制作方法，包括：半导体芯片和耐湿层，所述耐湿层包括第一绝缘层和第二绝缘层；其中，所述第一绝缘层位于所述半导体芯片的上方和侧方；所述第二绝缘层位于所述第一绝缘层上方。
-
公开(公告)号：CN112636054A
公开(公告)日：2021-04-09
申请号：CN202011362069.0
申请日：2020-11-27
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种半导体设备组件、压接式功率模块及制造方法，该半导体设备组件包括主电路子组件和栅极子组件，所述主电路子组件包括多个主电路导电机构和主电路旁路机构，所述主电路导电机构包括半导体芯片以及一端通过垫片与所述半导体芯片接触的主电路导电柱；其中，所述主电路旁路机构为一体式结构，并且套设在多个所述主电路导电柱上，与每个所述主电路导电柱形成并联连接。通过该半导体设备组件，将所有芯片的旁路结构连通，当某一个导体芯片失效时，与其并联的芯片旁路结构能够继续提供电流导通路径，并且短路结构能够提升通流大小，提升旁路结构的失效通流能力。
-
公开(公告)号：CN112635315A
公开(公告)日：2021-04-09
申请号：CN202011454720.7
申请日：2020-12-10
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/51
Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。
-
公开(公告)号：CN112310225A
公开(公告)日：2021-02-02
申请号：CN202011193583.6
申请日：2020-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种功率半导体器件的制作方法及功率半导体器件，解决了为了提高碳化硅MOSFET的电流控制能力，将器件的尺寸缩小，导致源极欧姆接触面积减小，进而增大器件源极区域欧姆接触电阻占比的问题。包括：提供一第一导电类型衬底；在第一导电类型衬底上形成第一导电类型漂移层；在第一导电类型漂移层上形成第二导电类型掺杂层和第二导电类型埋层；在第二导电类型掺杂层的部分区域形成第一导电类型掺杂层；在第一导电类型掺杂层上表面、第二导电类型掺杂层上表面以及第一导电类型漂移层的部分上表面上形成栅极结构；在第二导电类型埋层、第一导电类型掺杂层和栅极结构上形成源极；在第一导电类型衬底的背面形成漏极。
-
公开(公告)号：CN111933710A
公开(公告)日：2020-11-13
申请号：CN202010768456.8
申请日：2020-08-03
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的第二导电类型第一源区和第一导电类型第二源区；位于相邻两个所述阱区之间的第一栅极沟槽；位于所述漂移层内且位于所述第一栅极沟槽下方的第二导电类型第一屏蔽区；设置于所述第一栅极沟槽内并分别位于所述第一栅极沟槽两侧的第一栅极和第二栅极。通过在第一栅极沟槽底部设置第一屏蔽区，可大幅降低阻断状态下器件的栅极氧化层的电场应力，大幅提高器件的长期使用可靠性。且通过在栅极沟槽内设置通过层间介质层隔离的第一栅极和第二栅极，即形成分裂状的栅极，可降低栅极寄生电容。
-
-
-
-
-
-
-
-
-
Search Results
144
records
(took 0.037 seconds)
