-
公开(公告)号：CN113053992B
公开(公告)日：2023-04-07
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN113053992A
公开(公告)日：2021-06-29
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN111986991A
公开(公告)日：2020-11-24
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
公开(公告)号：CN111986991B
公开(公告)日：2023-06-23
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
-
-
Search Results
4
records
(took 0.025 seconds)
