公开(公告)号：CN111933710B

公开(公告)日：2023-04-07

申请号：CN202010768456.8

申请日：2020-08-03

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  刘启军 ,  马亚超 ,  陈喜明 ,  刘坤 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/04

Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的第二导电类型第一源区和第一导电类型第二源区；位于相邻两个所述阱区之间的第一栅极沟槽；位于所述漂移层内且位于所述第一栅极沟槽下方的第二导电类型第一屏蔽区；设置于所述第一栅极沟槽内并分别位于所述第一栅极沟槽两侧的第一栅极和第二栅极。通过在第一栅极沟槽底部设置第一屏蔽区，可大幅降低阻断状态下器件的栅极氧化层的电场应力，大幅提高器件的长期使用可靠性。且通过在栅极沟槽内设置通过层间介质层隔离的第一栅极和第二栅极，即形成分裂状的栅极，可降低栅极寄生电容。

公开(公告)号：CN113054014A

公开(公告)日：2021-06-29

申请号：CN201911366550.4

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  刘坤 ,  施剑华 ,  焦莎莎 ,  刘启军 ,  丁杰钦 ,  赵艳黎 ,  周正东

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/16 ,  H01L21/336

Abstract: 本公开提供一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。该方法包括：提供第一导电类型的SiC衬底；刻蚀所述衬底，在所述衬底内形成多个间隔设置的沟槽结构；以掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；去除所述掩蔽层，对所述衬底进行热氧化处理，以分别在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性。

公开(公告)号：CN111933710A

公开(公告)日：2020-11-13

申请号：CN202010768456.8

申请日：2020-08-03

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  刘启军 ,  马亚超 ,  陈喜明 ,  刘坤 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/04

Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的第二导电类型第一源区和第一导电类型第二源区；位于相邻两个所述阱区之间的第一栅极沟槽；位于所述漂移层内且位于所述第一栅极沟槽下方的第二导电类型第一屏蔽区；设置于所述第一栅极沟槽内并分别位于所述第一栅极沟槽两侧的第一栅极和第二栅极。通过在第一栅极沟槽底部设置第一屏蔽区，可大幅降低阻断状态下器件的栅极氧化层的电场应力，大幅提高器件的长期使用可靠性。且通过在栅极沟槽内设置通过层间介质层隔离的第一栅极和第二栅极，即形成分裂状的栅极，可降低栅极寄生电容。

公开(公告)号：CN112993009B

公开(公告)日：2023-04-18

申请号：CN201911302916.1

申请日：2019-12-17

Applicant: 株洲中车时代半导体有限公司

Inventor： 周才能 ,  陈喜明 ,  王志成 ,  魏伟 ,  丁杰钦 ,  罗烨辉 ,  刘坤 ,  龚芷玉 ,  赵艳黎 ,  李诚瞻

IPC: H01L29/06 ,  H01L21/82

Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。

公开(公告)号：CN112993009A

公开(公告)日：2021-06-18

申请号：CN201911302916.1

申请日：2019-12-17

Applicant: 株洲中车时代半导体有限公司

Inventor： 周才能 ,  陈喜明 ,  王志成 ,  魏伟 ,  丁杰钦 ,  罗烨辉 ,  刘坤 ,  龚芷玉 ,  赵艳黎 ,  李诚瞻

IPC: H01L29/06 ,  H01L21/82

Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。