-
公开(公告)号：CN111244151B
公开(公告)日：2023-06-23
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN116148633A
公开(公告)日：2023-05-23
申请号：CN202310103691.7
申请日：2023-02-10
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及半导体制造领域，公开了一种筛选具有潜在缺陷的芯片的方法和装置，所述方法将待测试的芯片基于预设的漏电流条件进行击穿电压V(BR)DSS测试；再分别基于额定电压和120％*额定电压进行两次漏电流测试；最后基于两次漏电流测试结果对芯片进行合格判定，即判定芯片是否具有潜在缺陷。本发明通过设置V(BR)DSS、漏电流静态测试，监控芯片在承受较大电应力后漏电流变化情况，可筛选出后续耐压失效概率高及风险大的碳化硅功率半导体器件，以及普通静态测试无法筛选具有潜在缺陷和漏电曲线较软的SiC功率半导体器件，降低SiC功率半导体器件在应用端和封装端的早期失效率，提高SiC功率半导体器件在耐压上的良率和寿命。
-
公开(公告)号：CN116130520A
公开(公告)日：2023-05-16
申请号：CN202211678724.2
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
-
公开(公告)号：CN116130432A
公开(公告)日：2023-05-16
申请号：CN202211679329.6
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
-
公开(公告)号：CN114038748A
公开(公告)日：2022-02-11
申请号：CN202111255231.3
申请日：2021-10-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/04 , H01L21/67 , B24B37/04
Abstract: 本申请提供一种晶圆减薄方法、半导体器件的制备方法及半导体器件。所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面上应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。该方法通过对半导体器件制备过程中，晶圆减薄面进行区域化不同程度的应力释放，能够精准改善或消除衬底减薄过程产生的翘曲度，避免对后续工艺造成严重影响。该方法充分考虑了晶圆翘曲的分布情况，针对性改善晶圆翘曲的同时不会造成晶圆反向翘曲。该方法简单便捷，成本低，效果好，易实现。
-
Patent Agency Ranking
公开(公告)号：CN111128900B
公开(公告)日：2021-06-08
申请号：CN201811275230.3
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/29 , H01L29/739 , H01L21/56
Abstract: 本申请提供了一种IGBT芯片子单元封装结构及其制造方法，该封装结构包括IGBT芯片、设置在该IGBT芯片上的栅极、分别与该IGBT芯片的上表面发射极和下表面集电极电连接的上钼片和下钼片以及封装器，其中，在上表面发射极上沿着该IGBT芯片的终端区涂覆有硅橡胶。通过本申请的封装结构及其制造方法，能够对该IGBT芯片终端结构进行钝化保护，避免了外界因素对芯片终端的污染而引起电击穿，提高了芯片的耐压性和长期工作的可靠性。
-
公开(公告)号：CN111933685A
公开(公告)日：2020-11-13
申请号：CN202010591568.0
申请日：2020-06-24
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。
-
公开(公告)号：CN114210605B
公开(公告)日：2023-06-23
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
公开(公告)号：CN116092942A
公开(公告)日：2023-05-09
申请号：CN202310020546.2
申请日：2023-01-06
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了栅极氧化层电场应力过大，进而影响器件长期可靠性，甚至导致器件失效的问题。包括：提供一衬底；在衬底上形成外延层；在外延层的上表面进行离子注入，以在外延层上形成第一导电类型阱区；对第一导电类型阱区的上表面进行离子注入，以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层；对子第二导电类型掺杂层进行沟槽刻蚀；在沟槽内填充多晶硅；在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层；去除沟槽内的多晶硅；进行至少两组离子倾斜注入，以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层；去除掩膜层。
-
公开(公告)号：CN114210605A
公开(公告)日：2022-03-22
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.037 seconds)
