公开(公告)号：CN111403476B

公开(公告)日：2023-08-29

申请号：CN201910002574.5

申请日：2019-01-02

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  何逸涛 ,  刘葳 ,  罗湘

IPC: H01L29/40 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法，通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层，薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求，保证MOS功率器件正常的开关动作，厚氧化层能够降低米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且厚氧化层耐载流子轰击能力较强，提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时，降低了米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且提高了长程可靠性，不受阀值电压限制。

公开(公告)号：CN113345807A

公开(公告)日：2021-09-03

申请号：CN202110418968.6

申请日：2021-04-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  管佳宁 ,  张鸿鑫 ,  唐智慧 ,  王梦洁

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/08

Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。

公开(公告)号：CN112447507A

公开(公告)日：2021-03-05

申请号：CN201910818536.7

申请日：2019-08-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  谭灿健 ,  罗湘 ,  杜龙欢 ,  刘少杰 ,  刘斌 ,  易彬

IPC: H01L21/28 ,  H01L21/033

Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第二宽度大于所述第一宽度；S4：对所述硅片上形成的沟槽进行表面处理；S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。

公开(公告)号：CN113053746B

公开(公告)日：2024-07-09

申请号：CN201911374549.6

申请日：2019-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘葳 ,  刘武平 ,  冯宇 ,  卜毅

IPC: H01L21/331 ,  H01L21/263 ,  H01L29/739

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。

公开(公告)号：CN112447507B

公开(公告)日：2024-06-18

申请号：CN201910818536.7

申请日：2019-08-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  谭灿健 ,  罗湘 ,  杜龙欢 ,  刘少杰 ,  刘斌 ,  易彬

IPC: H01L21/28 ,  H01L21/033

Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第二宽度大于所述第一宽度；S4：对所述硅片上形成的沟槽进行表面处理；S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。

公开(公告)号：CN114005748A

公开(公告)日：2022-02-01

申请号：CN202111267168.5

申请日：2021-10-28

Applicant: 株洲中车时代半导体有限公司

Inventor： 卜毅 ,  罗湘 ,  曾琪 ,  曾凯 ,  何逸涛 ,  冯宇

IPC: H01L21/3105 ,  H01L21/28

Abstract: 本发明涉及一种半导体器件的表面平坦化方法，包括如下步骤，在硅衬底上沉积氧化层和氮化硅；对打开区域进行氧化形成终端区氧化层；沉积硬掩膜层；进行光刻，然后对硬掩膜层进行刻蚀；使用硬掩膜层充当刻蚀阻挡层，进行有源区沟槽刻蚀；去除沟槽内损伤层，然后生长栅氧氧化层；表面淀积多晶硅，多晶硅填充满所有沟槽；进行CMP研磨，实现晶圆表面平坦化；同步刻蚀氮化硅和氧化层，停留在元胞区氧化层上；将元胞区域沟槽内高于硅平面的多晶硅和氧化层进行刻蚀，停留在与硅衬底表面，实现平坦化；本发明避免终端区的多晶硅残留，不需要引入格外工艺去除硬掩膜层，工艺简单，可以准确实现终点信号抓取，实现平坦化效果，保证产品的均一性。

公开(公告)号：CN113035711A

公开(公告)日：2021-06-25

申请号：CN201911356279.6

申请日：2019-12-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘武平 ,  冯宇 ,  卜毅 ,  刘葳

IPC: H01L21/331 ,  H01L21/67

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。

公开(公告)号：CN113345807B

公开(公告)日：2022-06-21

申请号：CN202110418968.6

申请日：2021-04-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  管佳宁 ,  张鸿鑫 ,  唐智慧 ,  王梦洁

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/08

Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。

公开(公告)号：CN112992666B

公开(公告)日：2023-10-03

申请号：CN201911296255.6

申请日：2019-12-16

Applicant: 株洲中车时代半导体有限公司

Inventor： 曾琪 ,  罗海辉 ,  罗湘 ,  谭灿健 ,  何逸涛 ,  文高

IPC: H01L21/28 ,  H01L21/02

Abstract: 本发明提供一种用于沟槽栅IGBT结构的CMP工艺方法，包括如下步骤：S10：在硅衬底上生成终端区氧化层。S20：去除有源区的介质层，保留终端区氧化层，露出硅衬底。S30：在有源区进行沟槽光刻并刻蚀，形成沟槽。S40：在有源区生成氧化层，形成栅氧。S50：在器件表面淀积多晶硅并且将所有沟槽填充满。S60：采用CMP对器件表面的多晶硅和终端区氧化层进行研磨直至表面平坦。本发明提供的用于沟槽栅IGBT结构的CMP工艺方法，采用一道CMP工艺即可实现多晶硅和氧化层的研磨，工艺流程更为紧凑，同时也实现了晶圆表面良好的平坦化。

公开(公告)号：CN112750695B

公开(公告)日：2023-08-29

申请号：CN202011450568.5

申请日：2020-12-09

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  谭灿健 ,  孙小虎 ,  杜龙欢

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种沟槽栅IGBT器件及其制作方法，所述方法包括以下步骤：在衬底上表面形成阻挡层；通过图形化阻挡层显露部分衬底的上表面，在显露的部分衬底的上表面刻蚀形成沟槽；形成第一栅氧层；填充第一掺杂的第一多晶硅层，以填满沟槽；刻蚀第一多晶硅层直至保留所述沟槽底部的第一多晶硅层，第一多晶硅层形成第一栅极；移除阻挡层；形成预设第一厚度的氧化层；磨去部分氧化层直至保留预设第二厚度的氧化层，再刻蚀预设第二厚度的氧化层直至保留预设第三厚度的氧化层；形成第二栅氧层；填充第二掺杂的第二多晶硅层，以填满沟槽；刻蚀第二多晶硅层形成第二栅极。所述方法克服了IGBT器件中沟槽的氧化层下凹的缺陷，提高了IGBT器件的可靠性。