公开(公告)号：CN114122105B

公开(公告)日：2024-03-01

申请号：CN202010879830.1

申请日：2020-08-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱利恒 ,  肖强 ,  覃荣震 ,  罗海辉

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明公开了一种沟槽栅IGBT器件，包括从下到上依次设置的阳极区、缓冲区、漂移区、N阱区和P阱区，还包括从上到下贯穿所述N阱区和P阱区且伸入所述漂移区的沟槽栅以及设置在所述漂移区顶部与所述N阱区连接的深P阱区。通过在IGBT器件的漂移区设置与N阱区连接的深P阱区，由于深P阱区处在沟槽栅IGBT非沟道区，可以将沟槽栅氧化层底部的电场峰值转移至深P阱区，使雪崩击穿点远离寄生晶闸管电流通路，进而提升沟槽栅IGBT的安全工作区，提升IGBT器件的性能，结构简单。

公开(公告)号：CN108520857B

公开(公告)日：2021-06-08

申请号：CN201810295947.8

申请日：2018-03-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L21/329 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。

公开(公告)号：CN112687728B

公开(公告)日：2022-09-09

申请号：CN202011474978.3

申请日：2020-12-14

Applicant: 株洲中车时代半导体有限公司

Inventor： 梁利晓 ,  覃荣震 ,  朱利恒 ,  宁旭斌 ,  刘葳

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/739

Abstract: 本发明提供一种沟槽栅IGBT器件及其制备方法，所述器件包括：第一导电类型衬底；设置于所述第一导电类型衬底上的第一沟槽栅和第二沟槽栅，所述第一沟槽栅和第二沟槽栅相互平行且均沿第一方向延伸；以及设置于所述第一沟槽栅和第二沟槽栅之间的浮空区，所述浮空区包括沿所述第一方向交替间隔排布的P型浮空块和N型浮空块；其中，每个所述P型浮空块的掺杂量与相邻的每个所述N型浮空块的掺杂量相等。本发明对栅氧非沟道一侧的掺杂区提出了优化设计，通过分区域进行不同类型的掺杂实现内置二极管；该二极管可以对浮空P区进行钳位，从而降低浮空P区对栅极的充电电流，提升器件的SCSOA。

公开(公告)号：CN112687749A

公开(公告)日：2021-04-20

申请号：CN202011471302.9

申请日：2020-12-14

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘鹏飞 ,  覃荣震 ,  王梦洁 ,  朱利恒 ,  丁杰

IPC: H01L29/868 ,  H01L29/06 ,  H01L21/329

Abstract: 本申请涉及一种快恢复二极管及其制作方法，属于半导体器件技术领域。本申请提供了一种快恢复二极管，包括第一导电类型的衬底；第二导电类型的阳极区，位于衬底上方；其中，阳极区内嵌设有第一导电类型的掺杂区；位于阳极区上方的阳极金属层；位于衬底下方的第一导电类型的阴极区；以及，位于阴极区下方的阴极金属层由于在第二导电类型的阳极区内部引入第一导电类型的掺杂区，因此，不影响阳极区表面与金属之间的接触，在快恢复二极管导通时第一导电类型的掺杂区能够抑制阳极区的空穴注入效率；在快恢复二极管关断时第一导电类型的掺杂区能够产生电子，从而快速复合体区的空穴，进而起到降低器件关断损耗的目的，提高了器件性能。

公开(公告)号：CN111987089A

公开(公告)日：2020-11-24

申请号：CN202010837962.8

申请日：2020-08-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 尚敬 ,  肖强 ,  朱利恒 ,  罗海辉 ,  覃荣震 ,  刘鹏飞

IPC: H01L25/18 ,  H01L27/02 ,  H01L29/739

Abstract: 本公开提供一种逆导型IGBT功率集成模块，包括衬板和设置于所述衬板上的逆导型IGBT芯片；所述衬板包括发射极导电层和集电极导电层；所述逆导型IGBT芯片包括终端区、若干IGBT器件和若干FRD器件；其中，所述IGBT器件的总面积为所述逆导型IGBT芯片的面积的50％至90％，所述IGBT器件的发射极PAD区与所述FRD器件的阳极PAD区通过绑定线与所述发射极导电层连接，所述IGBT器件的集电极PAD区和所述FRD器件的阴极PAD区通过焊层与所述集电极导电层连接。通过将若干IGBT器件和FRD器件集成在一个芯片上，形成逆导型IGBT芯片，使得IGBT器件和FRD器件共用芯片的终端区，提高了衬板通流能力。

公开(公告)号：CN108682688B

公开(公告)日：2020-11-10

申请号：CN201810148909.X

申请日：2018-02-13

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱春林 ,  朱利恒

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片，包括有多个元胞，元胞包括：位于元胞的中间区域的沟槽多晶硅栅电极；包围沟槽多晶硅栅电极的第一氧化层；通过向元胞在沟槽的两侧区域注入P型杂质而形成的P阱区；通过向P阱区在沟槽的两侧区域分别注入杂质而形成的掺杂区域，其中所述掺杂区域的宽度小于P阱区的宽度，掺杂区域包括N++掺杂区和P++掺杂区；位于元胞在掺杂区域的两侧区域上的第二氧化层，第二氧化层用以覆盖两个P阱区的两侧区域的表面、P阱区未设置掺杂区域的表面和部分掺杂区域；在第二氧化层上形成的平面多晶硅栅电极；覆盖平面多晶硅栅电极的第三氧化层。本发明可提升IGBT芯片的电流密度，以降低其导通压降。

公开(公告)号：CN112687654B

公开(公告)日：2024-02-23

申请号：CN202011474042.0

申请日：2020-12-14

Applicant: 株洲中车时代半导体有限公司

Inventor： 梁利晓 ,  肖强 ,  朱利恒 ,  刘葳 ,  宁旭斌

IPC: H01L23/498 ,  H01L25/07

Abstract: 本公开提供一种沟槽栅IGBT器件，包括元胞区；其中，所述元胞区包括若干交替设置的第一元胞结构和第二元胞结构，所述第一元胞结构的开关延迟时间大于所述第二元胞结构的开关延迟时间；所述栅极焊盘位于所述第一元胞结构对应位置处，以补偿由栅极信号传输导致的延迟。根据栅极焊盘、发射极焊盘和栅极总线特点，采用至少两种的元胞结构在芯片内布局(交替设置)，且栅极焊盘位于开关延迟时间较大的第一元胞结构上方，使不同元胞结构之间电学性能的差异弥补栅极信号在器件内的传输延迟，使器件各个部分受到的电应力更加均衡，不同位置的元胞开关能够同步，增强器件工作的可靠性。

公开(公告)号：CN114122105A

公开(公告)日：2022-03-01

申请号：CN202010879830.1

申请日：2020-08-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱利恒 ,  肖强 ,  覃荣震 ,  罗海辉

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/739

Abstract: 本发明公开了一种沟槽栅IGBT器件，包括从下到上依次设置的阳极区、缓冲区、漂移区、N阱区和P阱区，还包括从上到下贯穿所述N阱区和P阱区且伸入所述漂移区的沟槽栅以及设置在所述漂移区顶部与所述N阱区连接的深P阱区。通过在IGBT器件的漂移区设置与N阱区连接的深P阱区，由于深P阱区处在沟槽栅IGBT非沟道区，可以将沟槽栅氧化层底部的电场峰值转移至深P阱区，使雪崩击穿点远离寄生晶闸管电流通路，进而提升沟槽栅IGBT的安全工作区，提升IGBT器件的性能，结构简单。

公开(公告)号：CN108682624B

公开(公告)日：2020-12-08

申请号：CN201810149628.6

申请日：2018-02-13

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱春林 ,  朱利恒

IPC: H01L21/28 ,  H01L21/331 ,  H01L29/423 ,  H01L29/739 ,  H01L29/06

Abstract: 本发明公开了一种具有复合栅的IGBT芯片制作方法，包括：在晶圆基片上形成第一氧化层；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的晶圆基片进行刻蚀，形成沟槽；然后再刻蚀去除第一氧化层，并在晶圆基片表面和在沟槽内表面形成第二氧化层；在沟槽内填充多晶硅，并在第二氧化层上形成多晶硅层，沟槽内的多晶硅与多晶硅层相连为一体形成多晶硅体；对多晶硅层上的第三预设位置进行刻蚀，使得多晶硅体分成平面栅极和带辅助栅的沟槽栅极。本发明方法制作出的具有复合栅的IGBT芯片，既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。

公开(公告)号：CN116013970A

公开(公告)日：2023-04-25

申请号：CN202211689656.X

申请日：2022-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 余开庆 ,  朱利恒 ,  王辉 ,  蔡海 ,  丁杰 ,  何逸涛 ,  覃荣震 ,  肖强 ,  罗海辉

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明提供一种半导体器件及其制造方法、导通电压回跳的优化方法。该半导体器件包括：第一元件部分，所述第一元件部分位于衬底上，所述第一元件部分为绝缘栅双极型晶体管的工作区；以及第二元件部分，所述第二元件部分位于所述衬底上，所述第二元件部分为二极管的工作区；所述第一元件部分包括：第一集电极区、第一漂移区、第一基区、第二基区、至少一个第一接触区和多个第一沟槽；所述第二元件部分包括：第二集电极区、第二漂移区、第三基区和多个第二沟槽；所述半导体器件还包括：第一接触电极和第二接触电极。通过调节逆导IGBT芯片上FRD区多晶硅栅的掺杂类型，让FRD阳极更快产生空穴注入，从而尽早让FRD进入双极导通状态，降低导通压降，消除回跳。