-
公开(公告)号：CN111403476B
公开(公告)日：2023-08-29
申请号：CN201910002574.5
申请日：2019-01-02
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/40 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法，通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层，薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求，保证MOS功率器件正常的开关动作，厚氧化层能够降低米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且厚氧化层耐载流子轰击能力较强，提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时，降低了米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且提高了长程可靠性，不受阀值电压限制。
-
公开(公告)号：CN113066861B
公开(公告)日：2023-04-07
申请号：CN201911296084.7
申请日：2019-12-16
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种沟槽栅功率半导体器件及制作方法，该方法包括，在衬底表面形成第一导电类型区域和第二导电类型区域；在衬底表面刻蚀方形沟槽栅极和方形沟槽陪栅，陪栅位于栅极围成的区域内；在衬底表面和沟槽内部形成栅氧；在衬底表面及沟槽内部淀积多晶硅；在栅极围成的区域内表面形成第一导电类型源区；在栅氧表面及沟槽栅围成的区域表面沉积绝缘介质层；刻蚀沟槽栅极与沟槽陪栅之间的部分区域、沟槽陪栅之间的所有区域、沟槽陪栅及其上方的绝缘介质层，在刻蚀的窗口区域形成第二导电类型源区；在刻蚀的窗口内部及衬底表面形成发射极，并将多晶硅通过金属引出形成栅极；在衬底背面形成第一导电类型缓冲层、第二导电类型发射区及集电极。
-
公开(公告)号：CN113345807A
公开(公告)日：2021-09-03
申请号：CN202110418968.6
申请日：2021-04-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/08
Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
-
公开(公告)号：CN114220853B
公开(公告)日：2025-04-18
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H10D64/27
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
公开(公告)号：CN113345807B
公开(公告)日：2022-06-21
申请号：CN202110418968.6
申请日：2021-04-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/08
Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
-
Patent Agency Ranking
公开(公告)号：CN114220853A
公开(公告)日：2022-03-22
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
公开(公告)号：CN116053295A
公开(公告)日：2023-05-02
申请号：CN202211688961.7
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供了一种IGBT芯片，解决了当电流大时，芯片上每个键合点分担的电流增大，导致键合点附近在开关过程中有很高的能量积累，引起局部温升增加，从而引发闩锁失效的问题。本发明一实施例提供的一种IGBT芯片，包括：键合点，位于所述IGBT芯片的一侧表面；所述IGBT芯片包括第一元胞结构和第二元胞结构；所述第二元胞结构的位置与所述键合点的位置相对应；所述第二元胞结构呈条形分布于所述键合点的一侧；所述第一元胞结构和所述第二元胞结构的结构不同。
-
公开(公告)号：CN114597120A
公开(公告)日：2022-06-07
申请号：CN202011392736.X
申请日：2020-12-02
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/027 , H01L21/311 , H01L21/331
Abstract: 本发明提供了一种提高IGBT沟槽尺寸精度的方法，包括S1，P+推阱，生长厚氧化层；S2，光刻沟槽图形；S3，进行沟槽氧化层刻蚀，刻蚀后去除表面光刻胶；S4，BUSBAR图形光刻，BUSBAR氧化层光刻，保护BUSBAR氧化层；S5，使用氧化层作为硬掩膜，进行沟槽硅刻蚀；S6，表面多余氧化层去除，去除表面光刻胶；S7，薄氧化层生长；S8，沟槽内光刻胶填充；S9，表面部分光刻胶去除，保留沟槽内的光刻胶；S10，PWELL注入，形成PWELL层；S11，沟槽内光刻胶去除；S12，薄氧化层去除；本发明提供的提高IGBT沟槽尺寸精度的方法通过调整工艺步骤、使用硬掩膜、使用光刻胶进行深孔填充等方法，消除BUSBAR台阶对沟槽尺寸的影响，使沟槽尺寸有良好的均匀性。
-
公开(公告)号：CN114220852A
公开(公告)日：2022-03-22
申请号：CN202111536522.X
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
-
公开(公告)号：CN113066861A
公开(公告)日：2021-07-02
申请号：CN201911296084.7
申请日：2019-12-16
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种沟槽栅功率半导体器件及制作方法，该方法包括，在衬底表面形成第一导电类型区域和第二导电类型区域；在衬底表面刻蚀方形沟槽栅极和方形沟槽陪栅，陪栅位于栅极围成的区域内；在衬底表面和沟槽内部形成栅氧；在衬底表面及沟槽内部淀积多晶硅；在栅极围成的区域内表面形成第一导电类型源区；在栅氧表面及沟槽栅围成的区域表面沉积绝缘介质层；刻蚀沟槽栅极与沟槽陪栅之间的部分区域、沟槽陪栅之间的所有区域、沟槽陪栅及其上方的绝缘介质层，在刻蚀的窗口区域形成第二导电类型源区；在刻蚀的窗口内部及衬底表面形成发射极，并将多晶硅通过金属引出形成栅极；在衬底背面形成第一导电类型缓冲层、第二导电类型发射区及集电极。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.03 seconds)
