-
公开(公告)号：CN114122105B
公开(公告)日：2024-03-01
申请号：CN202010879830.1
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/739
Abstract: 本发明公开了一种沟槽栅IGBT器件，包括从下到上依次设置的阳极区、缓冲区、漂移区、N阱区和P阱区，还包括从上到下贯穿所述N阱区和P阱区且伸入所述漂移区的沟槽栅以及设置在所述漂移区顶部与所述N阱区连接的深P阱区。通过在IGBT器件的漂移区设置与N阱区连接的深P阱区，由于深P阱区处在沟槽栅IGBT非沟道区，可以将沟槽栅氧化层底部的电场峰值转移至深P阱区，使雪崩击穿点远离寄生晶闸管电流通路，进而提升沟槽栅IGBT的安全工作区，提升IGBT器件的性能，结构简单。
-
公开(公告)号：CN116053295A
公开(公告)日：2023-05-02
申请号：CN202211688961.7
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供了一种IGBT芯片，解决了当电流大时，芯片上每个键合点分担的电流增大，导致键合点附近在开关过程中有很高的能量积累，引起局部温升增加，从而引发闩锁失效的问题。本发明一实施例提供的一种IGBT芯片，包括：键合点，位于所述IGBT芯片的一侧表面；所述IGBT芯片包括第一元胞结构和第二元胞结构；所述第二元胞结构的位置与所述键合点的位置相对应；所述第二元胞结构呈条形分布于所述键合点的一侧；所述第一元胞结构和所述第二元胞结构的结构不同。
-
公开(公告)号：CN113035950B
公开(公告)日：2022-08-05
申请号：CN201911355591.3
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L21/335 , H01L29/06
Abstract: 本公开提供一种IGBT芯片及其制备方法。该IGBT芯片包括：终端保护区和元胞区；其中，所述元胞区包括IGBT元胞和温度传感区，所述温度传感区包括第一导电类型衬底、位于所述衬底上方的场氧层、于所述场氧层上方并排设置的第一多晶硅层和第二多晶硅层、位于所述第一多晶硅层和所述第二多晶硅层上方且彼此隔离的第一电极、第二电极和第三电极；其中，所述第一多晶硅层用于构成正温度系数热敏电阻，所述第二多晶硅层用于构成负温度系数热敏电阻。本公开在将正温度系数热敏电阻(PTC)和负温度系数热敏电阻(NTC)集成在IGBT元胞区内，利用NTC和PTC电阻的串联来放大温度变化产生的电学信号，提高温度检测灵敏度，进一步提升了IGBT芯片的性能和可靠性。
-
公开(公告)号：CN114220852A
公开(公告)日：2022-03-22
申请号：CN202111536522.X
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
-
公开(公告)号：CN113066861A
公开(公告)日：2021-07-02
申请号：CN201911296084.7
申请日：2019-12-16
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种沟槽栅功率半导体器件及制作方法，该方法包括，在衬底表面形成第一导电类型区域和第二导电类型区域；在衬底表面刻蚀方形沟槽栅极和方形沟槽陪栅，陪栅位于栅极围成的区域内；在衬底表面和沟槽内部形成栅氧；在衬底表面及沟槽内部淀积多晶硅；在栅极围成的区域内表面形成第一导电类型源区；在栅氧表面及沟槽栅围成的区域表面沉积绝缘介质层；刻蚀沟槽栅极与沟槽陪栅之间的部分区域、沟槽陪栅之间的所有区域、沟槽陪栅及其上方的绝缘介质层，在刻蚀的窗口区域形成第二导电类型源区；在刻蚀的窗口内部及衬底表面形成发射极，并将多晶硅通过金属引出形成栅极；在衬底背面形成第一导电类型缓冲层、第二导电类型发射区及集电极。
-
Patent Agency Ranking
公开(公告)号：CN114220853B
公开(公告)日：2025-04-18
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H10D64/27
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
公开(公告)号：CN111628007B
公开(公告)日：2023-09-05
申请号：CN202010357947.3
申请日：2020-04-29
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/861 , H01L29/872 , H01L29/66 , H01L29/417
Abstract: 本公开提供一种功率二极管及其制造方法。该功率二极管包括第一导电类型衬底以及设置于所述衬底上的阳极区和终端保护区；所述阳极区包括设置于所述衬底表面内的第二导电类型第一掺杂区和设置于所述第一掺杂区表面内的第二导电类型第二掺杂区；其中，所述第二掺杂区的离子掺杂浓度和深度被选择成使得所述功率二极管在额定电流下能够保持相同的导通压降与关断损耗。通过所述第二掺杂区的引入，实现大电流下更大的阳极注入效率，降低导通损耗，降低浪涌电流下器件发热量，从而提升浪涌电流能力。且通过调控表面面积和形状，还可以实现浪涌电流能力与安全工作区的折中。
-
公开(公告)号：CN111244151B
公开(公告)日：2023-06-23
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN111128725B
公开(公告)日：2023-05-30
申请号：CN201811273209.X
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/167
-
公开(公告)号：CN114220853A
公开(公告)日：2022-03-22
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.056 seconds)
