公开(公告)号：CN113345807B

公开(公告)日：2022-06-21

申请号：CN202110418968.6

申请日：2021-04-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  管佳宁 ,  张鸿鑫 ,  唐智慧 ,  王梦洁

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/08

Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。

公开(公告)号：CN113053746B

公开(公告)日：2024-07-09

申请号：CN201911374549.6

申请日：2019-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘葳 ,  刘武平 ,  冯宇 ,  卜毅

IPC: H01L21/331 ,  H01L21/263 ,  H01L29/739

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。

公开(公告)号：CN116013970A

公开(公告)日：2023-04-25

申请号：CN202211689656.X

申请日：2022-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 余开庆 ,  朱利恒 ,  王辉 ,  蔡海 ,  丁杰 ,  何逸涛 ,  覃荣震 ,  肖强 ,  罗海辉

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明提供一种半导体器件及其制造方法、导通电压回跳的优化方法。该半导体器件包括：第一元件部分，所述第一元件部分位于衬底上，所述第一元件部分为绝缘栅双极型晶体管的工作区；以及第二元件部分，所述第二元件部分位于所述衬底上，所述第二元件部分为二极管的工作区；所述第一元件部分包括：第一集电极区、第一漂移区、第一基区、第二基区、至少一个第一接触区和多个第一沟槽；所述第二元件部分包括：第二集电极区、第二漂移区、第三基区和多个第二沟槽；所述半导体器件还包括：第一接触电极和第二接触电极。通过调节逆导IGBT芯片上FRD区多晶硅栅的掺杂类型，让FRD阳极更快产生空穴注入，从而尽早让FRD进入双极导通状态，降低导通压降，消除回跳。

公开(公告)号：CN114005748A

公开(公告)日：2022-02-01

申请号：CN202111267168.5

申请日：2021-10-28

Applicant: 株洲中车时代半导体有限公司

Inventor： 卜毅 ,  罗湘 ,  曾琪 ,  曾凯 ,  何逸涛 ,  冯宇

IPC: H01L21/3105 ,  H01L21/28

Abstract: 本发明涉及一种半导体器件的表面平坦化方法，包括如下步骤，在硅衬底上沉积氧化层和氮化硅；对打开区域进行氧化形成终端区氧化层；沉积硬掩膜层；进行光刻，然后对硬掩膜层进行刻蚀；使用硬掩膜层充当刻蚀阻挡层，进行有源区沟槽刻蚀；去除沟槽内损伤层，然后生长栅氧氧化层；表面淀积多晶硅，多晶硅填充满所有沟槽；进行CMP研磨，实现晶圆表面平坦化；同步刻蚀氮化硅和氧化层，停留在元胞区氧化层上；将元胞区域沟槽内高于硅平面的多晶硅和氧化层进行刻蚀，停留在与硅衬底表面，实现平坦化；本发明避免终端区的多晶硅残留，不需要引入格外工艺去除硬掩膜层，工艺简单，可以准确实现终点信号抓取，实现平坦化效果，保证产品的均一性。

公开(公告)号：CN113035711A

公开(公告)日：2021-06-25

申请号：CN201911356279.6

申请日：2019-12-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘武平 ,  冯宇 ,  卜毅 ,  刘葳

IPC: H01L21/331 ,  H01L21/67

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。

公开(公告)号：CN114597120A

公开(公告)日：2022-06-07

申请号：CN202011392736.X

申请日：2020-12-02

Applicant: 株洲中车时代半导体有限公司

Inventor： 喻乐贤 ,  何逸涛 ,  程银华 ,  王志轮 ,  张乐 ,  谭灿健 ,  姚尧 ,  罗海辉

IPC: H01L21/027 ,  H01L21/311 ,  H01L21/331

Abstract: 本发明提供了一种提高IGBT沟槽尺寸精度的方法，包括S1，P+推阱，生长厚氧化层；S2，光刻沟槽图形；S3，进行沟槽氧化层刻蚀，刻蚀后去除表面光刻胶；S4，BUSBAR图形光刻，BUSBAR氧化层光刻，保护BUSBAR氧化层；S5，使用氧化层作为硬掩膜，进行沟槽硅刻蚀；S6，表面多余氧化层去除，去除表面光刻胶；S7，薄氧化层生长；S8，沟槽内光刻胶填充；S9，表面部分光刻胶去除，保留沟槽内的光刻胶；S10，PWELL注入，形成PWELL层；S11，沟槽内光刻胶去除；S12，薄氧化层去除；本发明提供的提高IGBT沟槽尺寸精度的方法通过调整工艺步骤、使用硬掩膜、使用光刻胶进行深孔填充等方法，消除BUSBAR台阶对沟槽尺寸的影响，使沟槽尺寸有良好的均匀性。

公开(公告)号：CN114220852A

公开(公告)日：2022-03-22

申请号：CN202111536522.X

申请日：2021-12-15

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  梁利晓 ,  刘葳 ,  管佳宁 ,  覃荣震 ,  何逸涛

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。

公开(公告)号：CN113053746A

公开(公告)日：2021-06-29

申请号：CN201911374549.6

申请日：2019-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘葳 ,  刘武平 ,  冯宇 ,  卜毅

IPC: H01L21/331 ,  H01L21/263 ,  H01L29/739

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。

公开(公告)号：CN111403476B

公开(公告)日：2023-08-29

申请号：CN201910002574.5

申请日：2019-01-02

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  何逸涛 ,  刘葳 ,  罗湘

IPC: H01L29/40 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法，通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层，薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求，保证MOS功率器件正常的开关动作，厚氧化层能够降低米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且厚氧化层耐载流子轰击能力较强，提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时，降低了米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且提高了长程可靠性，不受阀值电压限制。

公开(公告)号：CN113345807A

公开(公告)日：2021-09-03

申请号：CN202110418968.6

申请日：2021-04-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  管佳宁 ,  张鸿鑫 ,  唐智慧 ,  王梦洁

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/08

Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。