-
公开(公告)号：CN113053747B
公开(公告)日：2022-09-09
申请号：CN201911363839.0
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/335 , H01L29/36
Abstract: 本公开提供一种改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法。该改善SiC晶圆翘曲的方法包括：提供第一导电类型SiC晶圆，其中，所述晶圆由于正面离子注入形成正面掺杂区而发生翘曲，所述正面掺杂区为构成半导体器件所需的掺杂区；在所述晶圆的背面形成与所述正面掺杂区对应设置的第一背面掺杂区，以使背面离子注入与正面离子注入产生的应力相互抵消；对所述晶圆进行高温激活退火，以消除所述晶圆上的残余应力；刻蚀所述晶圆的整个背面；通过注入第一导电类型的高能离子形成覆盖所述晶圆的整个背面的第二背面掺杂区；对所述晶圆的背面进行金属化处理。通过改善晶圆翘曲的程度，提高器件加工工艺精度与一致性，进而提高产品稳定性，提升产品良率。
-
公开(公告)号：CN113053747A
公开(公告)日：2021-06-29
申请号：CN201911363839.0
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/335 , H01L29/36
Abstract: 本公开提供一种改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法。该改善SiC晶圆翘曲的方法包括：提供第一导电类型SiC晶圆，其中，所述晶圆由于正面离子注入形成正面掺杂区而发生翘曲，所述正面掺杂区为构成半导体器件所需的掺杂区；在所述晶圆的背面形成与所述正面掺杂区对应设置的第一背面掺杂区，以使背面离子注入与正面离子注入产生的应力相互抵消；对所述晶圆进行高温激活退火，以消除所述晶圆上的残余应力；刻蚀所述晶圆的整个背面；通过注入第一导电类型的高能离子形成覆盖所述晶圆的整个背面的第二背面掺杂区；对所述晶圆的背面进行金属化处理。通过改善晶圆翘曲的程度，提高器件加工工艺精度与一致性，进而提高产品稳定性，提升产品良率。
-
公开(公告)号：CN112201579B
公开(公告)日：2024-07-09
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
公开(公告)号：CN112310225A
公开(公告)日：2021-02-02
申请号：CN202011193583.6
申请日：2020-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种功率半导体器件的制作方法及功率半导体器件，解决了为了提高碳化硅MOSFET的电流控制能力，将器件的尺寸缩小，导致源极欧姆接触面积减小，进而增大器件源极区域欧姆接触电阻占比的问题。包括：提供一第一导电类型衬底；在第一导电类型衬底上形成第一导电类型漂移层；在第一导电类型漂移层上形成第二导电类型掺杂层和第二导电类型埋层；在第二导电类型掺杂层的部分区域形成第一导电类型掺杂层；在第一导电类型掺杂层上表面、第二导电类型掺杂层上表面以及第一导电类型漂移层的部分上表面上形成栅极结构；在第二导电类型埋层、第一导电类型掺杂层和栅极结构上形成源极；在第一导电类型衬底的背面形成漏极。
-
Patent Agency Ranking
公开(公告)号：CN112993009B
公开(公告)日：2023-04-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN114578651A
公开(公告)日：2022-06-03
申请号：CN202011389376.8
申请日：2020-12-02
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供了一种用于投影光刻最佳焦距测定的掩膜版，包括包括掩膜版本体，掩膜版本体上均匀设有n条相互平行的分割线，将n条所述分割线均分为p个曝光场，所述分割线呈矩形，分割线的线宽为光刻机的极限解析度的0.8‑1.8倍，相邻两条分割线的间距为曝光场上的透光区域，所述间距等于线宽；本发明提供的用于投影光刻最佳焦距测定的掩膜版能快速的完成光刻机最佳焦距的测定，并且可以对未知工艺的最佳曝光条件进行快速测定。
-
公开(公告)号：CN112993009A
公开(公告)日：2021-06-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN114121618A
公开(公告)日：2022-03-01
申请号：CN202010900701.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L29/78 , H01L23/544
Abstract: 本说明书公开一种碳化硅晶体管及其制备方法。具体地，所述制备方法包括：在所述碳化硅外延层上形成Poly薄层和第一掩膜层；所述第一掩膜层包括第一注入窗口和掩膜标记；利用所述第一掩膜层对所述Poly薄层进行非穿透刻蚀形成Poly注入掩蔽层；注入第一离子，在所述碳化硅外延层与所述第一导电类型掩蔽区对应的位置形成第一导电类型区；以所述Poly层标记为对准参照，在所述第一导电类型区内形成第二导电类型区；其中，所述第一导电类型区超出所述第二导电类型区的区域为沟道结构。本说明书的技术方案，能够有效控制所述第二导电类型区相对所述第一导电类型区的偏差，从而提高晶体管的对准精度，有益于短沟道碳化硅晶体管的制备。
-
公开(公告)号：CN112201579A
公开(公告)日：2021-01-08
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.042 seconds)
