-
公开(公告)号：CN114203542B
公开(公告)日：2025-05-06
申请号：CN202010875112.7
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/02 , B24B37/04
Abstract: 本发明提供了一种晶圆表面的处理方法，通过在所述晶圆表面进行减薄工艺处理期间，先采用第一类研磨工艺进行研磨，使得所述第二区域的减薄厚度大于所述第一区域的减薄厚度，然后采用第二类研磨工艺仅对所述第一区域进行研磨，从而对所述第二表面进行了区域选择性应力释放，使所述第二表面的应力分布得到互补，进而显著性改善SiC晶圆减薄后的翘曲度，减小翘曲度对后续工艺的影响。
-
公开(公告)号：CN112071906B
公开(公告)日：2025-04-29
申请号：CN202010675829.7
申请日：2020-07-14
Applicant: 株洲中车时代半导体有限公司
IPC: H10D18/00 , H10D18/01 , H01L23/373
Abstract: 本发明公开了一种晶闸管芯片及制作方法，其中所述芯片包括，位于阳极P型层之上的N型基区及P型基区；位于所述P型基区上表面内的阴极N型区；位于所述阴极发射N型区之上的阴极金属；位于所述P型基区表面之上放大门极金属及中心门极金属；位于门极阴极金属之间指定厚度的介质薄膜层；及所述阳极P型层之下的阳极金属。本发明无需对成熟的晶闸管设计、工艺更改，不影响晶闸管各参数，能提高耐受di/dt的能力，有利于提升晶闸管性能，延长使用寿命。
-
公开(公告)号：CN114220845B
公开(公告)日：2025-04-18
申请号：CN202111539843.5
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供一种功率半导体器件，包括晶圆，以及设置于所述晶圆表面的多个第一阴极梳条和门极；其中，所述晶圆表面划分为具有相同圆心的多个同心圆环区和多个同心扇形区，所述多个同心圆环区和所述多个同心扇形区交叠以限定出多个图形区，所述多个第一阴极梳条间隔设置于所述多个图形区内；设置于同一所述图形区内的各个所述第一阴极梳条与该图形区的径向对称轴平行，且沿其所在的所述圆环区的内环排布；各个所述图形区内所述第一阴极梳条的排布间距沿与所述门极的径向距离的增加的方向先减小后增大。图形区内的阴极梳条的间距随其与门极的径向距离变化进行变化设计，提升了阴极梳条动态开关均匀性，有利于提升大面积芯片的关断能力。
-
公开(公告)号：CN114220842B
公开(公告)日：2025-02-28
申请号：CN202111537531.0
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。
-
公开(公告)号：CN119447079A
公开(公告)日：2025-02-14
申请号：CN202411582240.7
申请日：2024-11-07
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/495
Abstract: 本发明属于半导体技术领域，具体涉及一种功率模块，包括基板、衬板、作为上管的芯片单元一和作为下管的芯片单元二，芯片单元一布置在衬板靠近AC端子的一端，芯片单元二布置在衬板靠近DC端子的一端；芯片单元一和芯片单元二均包括两对以上的IGBT和二极管芯片，IGBT和二极管芯片均为一字型布置，且芯片单元二中的IGBT位于靠近芯片单元一的一侧；衬板位于芯片单元一和芯片单元二之间的区域设置有孤岛铜皮一，衬板上连接下管G极辅助端子的下管铜皮一位于AC端子所在的一端，芯片单元二中IGBT的门极均与孤岛铜皮一互连，孤岛铜皮一与下管铜皮一互连。本发明适用于低感封装，可减小电磁干扰和控制回路杂感，提高响应速度。
-
Patent Agency Ranking
公开(公告)号：CN112635315B
公开(公告)日：2024-05-28
申请号：CN202011454720.7
申请日：2020-12-10
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/51
Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。
-
公开(公告)号：CN114200275B
公开(公告)日：2024-05-14
申请号：CN202010898622.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本说明书实施例提供一种碳化硅MOSFET器件高温栅偏试验方法及系统，包括：利用阈值电压测试装置测试至少一组待测器件的初始阈值电压值；利用高温栅偏测试装置对待测器件进行三种驱动电压条件下的高温栅偏测试；三种驱动电压分别为+20V/0V，+20V/‑5V和+20V/‑10V；在高温栅偏测试过程中，于不同的时间点利用阈值电压测试装置测试待测器件的当前阈值电压值，得到不同时间点对应的阈值电压值；高温栅偏测试结束，根据初始阈值电压值和不同时间点对应的阈值电压值，对阈值电压退化特性进行分析。本说明书充分考虑器件的实际工况，能够对碳化硅MOSFET器件进行全面的可靠性试验。
-
公开(公告)号：CN112803373B
公开(公告)日：2024-05-07
申请号：CN202011474538.8
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H02H7/20
Abstract: 本发明公开了一种功率半导体器件保护电路、控制方法、存储介质以及设备，其包括关断模块、保护模块和控制模块。其中，控制模块配置为响应于用于指示功率半导体器件短路的指令而控制关断模块动作以断开关断电路，从而能够在功率半导体器件失效或者外界原因造成门阴极短路后，仍能保护关断电路上的器件；另外，还控制保护模块动作以接通保护电路，确保实现门阴极短路，有效提高功率半导体器件的承压能力以及升压速率，并可以在外部因素导致门阴极短路的情况下可以快速接通保护电路，保护整个功率半导体驱动关断电路的安全性，同时提高功率半导体器件的可适用性、可靠性以及重复应用性。
-
公开(公告)号：CN113054009B
公开(公告)日：2024-02-23
申请号：CN201911374310.9
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本申请提供了一种沟槽IGBT芯片，包括N‑型漂移层；多个并联的元胞，元胞包括两个设置于N‑型漂移层上表面的第一沟槽内的主栅极，两个主栅极沿N‑型漂移层的表面延伸且平行分布；虚栅极，位于元胞之间并设置于N‑型漂移层上表面的第二沟槽内，虚栅极平行于主栅极；虚栅极通过虚栅主线引出电位，主栅极和虚栅极之间的第一虚栅P阱或者两个虚栅P阱之间的第二虚栅P阱中的虚栅P+接触区通过虚栅P阱主线引出电位。利用该沟槽IGBT芯片，通过引出虚栅以及虚栅P阱，使其分别能够施加不同的电位，避免了虚栅和P阱浮空时因Cgc较大产生的位移电流导致关断瞬间Vge抬升而减小了器件关断能力，在不降低性能的情况下有效地避免了开关过程中的电压或电流过冲。
-
公开(公告)号：CN116995052A
公开(公告)日：2023-11-03
申请号：CN202310991918.6
申请日：2023-08-08
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/492 , H01L23/498 , H01L25/18 , H01L25/16
Abstract: 本发明提供了一种半导体功率模块，解决了目前功率器件可靠性低的问题。该半导体功率模块包括：衬板，包括衬板发射极；芯片，设置在所述衬板上，所述芯片包括芯片发射极；绑定端子，用于连接所述芯片发射极和所述衬板发射极，所述绑定端子具有绑定结构，用于调整所述芯片发射极的电感。
-
-
-
-
-
-
-
-
-
Search Results
364
records
(took 0.052 seconds)
