-
公开(公告)号：CN114220842B
公开(公告)日：2025-02-28
申请号：CN202111537531.0
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。
-
公开(公告)号：CN119447079A
公开(公告)日：2025-02-14
申请号：CN202411582240.7
申请日：2024-11-07
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/495
Abstract: 本发明属于半导体技术领域，具体涉及一种功率模块，包括基板、衬板、作为上管的芯片单元一和作为下管的芯片单元二，芯片单元一布置在衬板靠近AC端子的一端，芯片单元二布置在衬板靠近DC端子的一端；芯片单元一和芯片单元二均包括两对以上的IGBT和二极管芯片，IGBT和二极管芯片均为一字型布置，且芯片单元二中的IGBT位于靠近芯片单元一的一侧；衬板位于芯片单元一和芯片单元二之间的区域设置有孤岛铜皮一，衬板上连接下管G极辅助端子的下管铜皮一位于AC端子所在的一端，芯片单元二中IGBT的门极均与孤岛铜皮一互连，孤岛铜皮一与下管铜皮一互连。本发明适用于低感封装，可减小电磁干扰和控制回路杂感，提高响应速度。
-
公开(公告)号：CN113054009B
公开(公告)日：2024-02-23
申请号：CN201911374310.9
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本申请提供了一种沟槽IGBT芯片，包括N‑型漂移层；多个并联的元胞，元胞包括两个设置于N‑型漂移层上表面的第一沟槽内的主栅极，两个主栅极沿N‑型漂移层的表面延伸且平行分布；虚栅极，位于元胞之间并设置于N‑型漂移层上表面的第二沟槽内，虚栅极平行于主栅极；虚栅极通过虚栅主线引出电位，主栅极和虚栅极之间的第一虚栅P阱或者两个虚栅P阱之间的第二虚栅P阱中的虚栅P+接触区通过虚栅P阱主线引出电位。利用该沟槽IGBT芯片，通过引出虚栅以及虚栅P阱，使其分别能够施加不同的电位，避免了虚栅和P阱浮空时因Cgc较大产生的位移电流导致关断瞬间Vge抬升而减小了器件关断能力，在不降低性能的情况下有效地避免了开关过程中的电压或电流过冲。
-
公开(公告)号：CN116995052A
公开(公告)日：2023-11-03
申请号：CN202310991918.6
申请日：2023-08-08
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/492 , H01L23/498 , H01L25/18 , H01L25/16
Abstract: 本发明提供了一种半导体功率模块，解决了目前功率器件可靠性低的问题。该半导体功率模块包括：衬板，包括衬板发射极；芯片，设置在所述衬板上，所述芯片包括芯片发射极；绑定端子，用于连接所述芯片发射极和所述衬板发射极，所述绑定端子具有绑定结构，用于调整所述芯片发射极的电感。
-
公开(公告)号：CN111403476B
公开(公告)日：2023-08-29
申请号：CN201910002574.5
申请日：2019-01-02
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/40 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法，通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层，薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求，保证MOS功率器件正常的开关动作，厚氧化层能够降低米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且厚氧化层耐载流子轰击能力较强，提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时，降低了米勒电容，解决了开关行为难以调控的问题并降低了开关损耗，且提高了长程可靠性，不受阀值电压限制。
-
Patent Agency Ranking
公开(公告)号：CN113066861B
公开(公告)日：2023-04-07
申请号：CN201911296084.7
申请日：2019-12-16
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种沟槽栅功率半导体器件及制作方法，该方法包括，在衬底表面形成第一导电类型区域和第二导电类型区域；在衬底表面刻蚀方形沟槽栅极和方形沟槽陪栅，陪栅位于栅极围成的区域内；在衬底表面和沟槽内部形成栅氧；在衬底表面及沟槽内部淀积多晶硅；在栅极围成的区域内表面形成第一导电类型源区；在栅氧表面及沟槽栅围成的区域表面沉积绝缘介质层；刻蚀沟槽栅极与沟槽陪栅之间的部分区域、沟槽陪栅之间的所有区域、沟槽陪栅及其上方的绝缘介质层，在刻蚀的窗口区域形成第二导电类型源区；在刻蚀的窗口内部及衬底表面形成发射极，并将多晶硅通过金属引出形成栅极；在衬底背面形成第一导电类型缓冲层、第二导电类型发射区及集电极。
-
公开(公告)号：CN114220842A
公开(公告)日：2022-03-22
申请号：CN202111537531.0
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。
-
公开(公告)号：CN113054009A
公开(公告)日：2021-06-29
申请号：CN201911374310.9
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本申请提供了一种沟槽IGBT芯片，包括N‑型漂移层；多个并联的元胞，元胞包括两个设置于N‑型漂移层上表面的第一沟槽内的主栅极，两个主栅极沿N‑型漂移层的表面延伸且平行分布；虚栅极，位于元胞之间并设置于N‑型漂移层上表面的第二沟槽内，虚栅极平行于主栅极；虚栅极通过虚栅主线引出电位，主栅极和虚栅极之间的第一虚栅P阱或者两个虚栅P阱之间的第二虚栅P阱中的虚栅P+接触区通过虚栅P阱主线引出电位。利用该沟槽IGBT芯片，通过引出虚栅以及虚栅P阱，使其分别能够施加不同的电位，避免了虚栅和P阱浮空时因Cgc较大产生的位移电流导致关断瞬间Vge抬升而减小了器件关断能力，在不降低性能的情况下有效地避免了开关过程中的电压或电流过冲。
-
公开(公告)号：CN108538912B
公开(公告)日：2021-02-12
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN111987089A
公开(公告)日：2020-11-24
申请号：CN202010837962.8
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L25/18 , H01L27/02 , H01L29/739
Abstract: 本公开提供一种逆导型IGBT功率集成模块，包括衬板和设置于所述衬板上的逆导型IGBT芯片；所述衬板包括发射极导电层和集电极导电层；所述逆导型IGBT芯片包括终端区、若干IGBT器件和若干FRD器件；其中，所述IGBT器件的总面积为所述逆导型IGBT芯片的面积的50％至90％，所述IGBT器件的发射极PAD区与所述FRD器件的阳极PAD区通过绑定线与所述发射极导电层连接，所述IGBT器件的集电极PAD区和所述FRD器件的阴极PAD区通过焊层与所述集电极导电层连接。通过将若干IGBT器件和FRD器件集成在一个芯片上，形成逆导型IGBT芯片，使得IGBT器件和FRD器件共用芯片的终端区，提高了衬板通流能力。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.077 seconds)
