快恢复二极管及其制作方法

    公开(公告)号:CN112687749A

    公开(公告)日:2021-04-20

    申请号:CN202011471302.9

    申请日:2020-12-14

    Abstract: 本申请涉及一种快恢复二极管及其制作方法,属于半导体器件技术领域。本申请提供了一种快恢复二极管,包括第一导电类型的衬底;第二导电类型的阳极区,位于衬底上方;其中,阳极区内嵌设有第一导电类型的掺杂区;位于阳极区上方的阳极金属层;位于衬底下方的第一导电类型的阴极区;以及,位于阴极区下方的阴极金属层由于在第二导电类型的阳极区内部引入第一导电类型的掺杂区,因此,不影响阳极区表面与金属之间的接触,在快恢复二极管导通时第一导电类型的掺杂区能够抑制阳极区的空穴注入效率;在快恢复二极管关断时第一导电类型的掺杂区能够产生电子,从而快速复合体区的空穴,进而起到降低器件关断损耗的目的,提高了器件性能。

    一种低压IGBT器件的制备方法

    公开(公告)号:CN113053746B

    公开(公告)日:2024-07-09

    申请号:CN201911374549.6

    申请日:2019-12-27

    Abstract: 本发明公开了一种低压IGBT器件的制备方法,包括如下步骤:S1.在晶圆的正面完成IGBT正面结构;S2.将步骤S1得到的晶圆的背面减薄至第一厚度;S3.在所述步骤S2得到的晶圆的背面形成缓冲层;S4.将步骤S3得到的晶圆的背面减薄至最终厚度;S5.在步骤S4得到的晶圆的背面形成阳极层,在阳极层上沉积金属,形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险,降低碎片率;且从背面进行质子注入可以避免对IGBT的正面结构造成损伤,从而提高产品质量。

    半导体器件及其制造方法、导通电压回跳的优化方法

    公开(公告)号:CN116013970A

    公开(公告)日:2023-04-25

    申请号:CN202211689656.X

    申请日:2022-12-27

    Abstract: 本发明提供一种半导体器件及其制造方法、导通电压回跳的优化方法。该半导体器件包括:第一元件部分,所述第一元件部分位于衬底上,所述第一元件部分为绝缘栅双极型晶体管的工作区;以及第二元件部分,所述第二元件部分位于所述衬底上,所述第二元件部分为二极管的工作区;所述第一元件部分包括:第一集电极区、第一漂移区、第一基区、第二基区、至少一个第一接触区和多个第一沟槽;所述第二元件部分包括:第二集电极区、第二漂移区、第三基区和多个第二沟槽;所述半导体器件还包括:第一接触电极和第二接触电极。通过调节逆导IGBT芯片上FRD区多晶硅栅的掺杂类型,让FRD阳极更快产生空穴注入,从而尽早让FRD进入双极导通状态,降低导通压降,消除回跳。

    半导体器件及其制备方法、电力变换装置

    公开(公告)号:CN116130512A

    公开(公告)日:2023-05-16

    申请号:CN202211679354.4

    申请日:2022-12-26

    Abstract: 本公开提供一种半导体器件及其制备方法、电力变换装置。该半导体器件,包括:半导体层,具有彼此相对的第一侧表面和第二侧表面面,半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区,半导体层包括位于其第一侧表面中晶体管区所处区域内侧的多个源区;多个第一沟槽,设置在半导体层的第一侧表面中晶体管区所处区域上,多个第一沟槽内部分别设置栅极结构,栅极结构与源区相连;多个第二沟槽,设置在半导体层的第一侧表面中二极管区所处区域上,多个第二沟槽内部分别设置虚设栅极结构;第一电极,设置在半导体层的第一侧表面上,与多个源区导电接触,与栅极结构之间由层间介质层隔开,且与虚设栅极结构导电接触。

    半导体器件的制备方法和半导体器件

    公开(公告)号:CN116053134A

    公开(公告)日:2023-05-02

    申请号:CN202211651576.5

    申请日:2022-12-21

    Abstract: 本公开提供一种半导体器件的制备方法和半导体器件。半导体器件的制备方法包括:第一部分处理过程,包括全部工艺温度大于或等于900℃的处理步骤,以在半导体层的第一面上形成沟槽,在所述沟槽中形成栅极结构,在所述半导体层的所述第一面上形成第二导电类型的阱区,在所述阱区的表面内形成第一导电类型的源区,所述沟槽的深度大于所述阱区的深度;阈值电压调节过程,包括通过离子注入工艺至少调整所述阱区中用于形成反型层的区段中的部分区段的掺杂浓度;第二部分处理过程,全部工艺温度均小于或等于600℃。该制备方法可实现对阈值电压的精细调控,且对器件其他参数影响轻微。

    一种功率半导体器件的低应力薄膜结构

    公开(公告)号:CN111106073B

    公开(公告)日:2022-08-05

    申请号:CN201811257130.8

    申请日:2018-10-26

    Abstract: 本发明涉及一种功率半导体器件的低应力薄膜结构,由下至上依次包括:基底、第一导电层、第二导电层和金属层,在第一导电层和第二导电层之间设有绝缘层,所述第二导电层穿过绝缘层与所述第一导电层部分接触。本发明设计的膜层结构,既可以保护芯片在封装过程中不受损伤,同时可以提升芯片封装的成品率,且各膜层之间应力较小,工艺实现简单,成本较低。此外,该膜层结构也有利于提高器件的可靠性,使器件在运行过程中,特别是在高温、高压、高震动等恶劣环境中得以正常工作。

    一种低压IGBT器件的制备方法

    公开(公告)号:CN113053746A

    公开(公告)日:2021-06-29

    申请号:CN201911374549.6

    申请日:2019-12-27

    Abstract: 本发明公开了一种低压IGBT器件的制备方法,包括如下步骤:S1.在晶圆的正面完成IGBT正面结构;S2.将步骤S1得到的晶圆的背面减薄至第一厚度;S3.在所述步骤S2得到的晶圆的背面形成缓冲层;S4.将步骤S3得到的晶圆的背面减薄至最终厚度;S5.在步骤S4得到的晶圆的背面形成阳极层,在阳极层上沉积金属,形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险,降低碎片率;且从背面进行质子注入可以避免对IGBT的正面结构造成损伤,从而提高产品质量。

    一种用于背面曝光的静电载片

    公开(公告)号:CN216210476U

    公开(公告)日:2022-04-05

    申请号:CN202122746352.X

    申请日:2021-11-10

    Abstract: 本实用新型涉及一种用于背面曝光的静电载片,包括装载晶圆的载板,所述载板上设置有通孔,晶圆上设置有标记,所述通孔的位置和标记的位置相对应,所述通孔的中心位置和背面对准镜头中心位置的距离不大于背面对准镜头和载板中心位置距离的15%,所述通孔的内切圆的直径大于背面对准镜头直径,本实用新型可以实现带载片对产品晶圆进行背面曝光,不需要对晶圆进行二次键合,也不需要使用特殊的透明的载板,可以直接使用背面对准镜头对圆晶背面进行曝光,极大的节省了加工的时间和费用成本。

Patent Agency Ranking