公开(公告)号：CN114578651A

公开(公告)日：2022-06-03

申请号：CN202011389376.8

申请日：2020-12-02

Applicant: 株洲中车时代半导体有限公司

Inventor： 魏伟 ,  赵艳黎 ,  李诚瞻 ,  郑昌伟 ,  焦莎莎 ,  曾亮

IPC: G03F1/44 ,  G03F7/20 ,  G03F9/00

Abstract: 本发明提供了一种用于投影光刻最佳焦距测定的掩膜版，包括包括掩膜版本体，掩膜版本体上均匀设有n条相互平行的分割线，将n条所述分割线均分为p个曝光场，所述分割线呈矩形，分割线的线宽为光刻机的极限解析度的0.8‑1.8倍，相邻两条分割线的间距为曝光场上的透光区域，所述间距等于线宽；本发明提供的用于投影光刻最佳焦距测定的掩膜版能快速的完成光刻机最佳焦距的测定，并且可以对未知工艺的最佳曝光条件进行快速测定。

公开(公告)号：CN113054016B

公开(公告)日：2023-04-07

申请号：CN201911370082.8

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  陈喜明 ,  郑昌伟 ,  焦莎莎 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088

Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。

公开(公告)号：CN109119352B

公开(公告)日：2020-10-16

申请号：CN201710498176.8

申请日：2017-06-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 贺振卿 ,  银登杰 ,  焦莎莎 ,  李勇 ,  王明 ,  彭军华 ,  刘栋 ,  邹平 ,  罗得 ,  刘艳

IPC: H01L21/66

Abstract: 本发明公开了一种管芯参数测试方法、适配装置及该装置的安装方法，装置包括：阴极适配器和阳极适配器，管芯设置于阴极适配器与阳极适配器之间。阴极适配器包括阴极垫板、阴极块和门极件，阴极垫板、阴极块采用导电材料。阴极垫板设置有与管芯的门极图形对应的阴极垫板槽。门极件设置于阴极垫板槽中，并在测试时与管芯的门极相连。阴极垫板的一面与管芯的阴极相装配，另一面与阴极块相装配。阳极适配器进一步包括阳极块，及用于固定管芯的定位圈，阳极块采用导电材料，定位圈设置于阳极块的一面。阳极块设置有定位圈的一面在管芯测试时与管芯的阳极相装配。本发明能够解决传统管芯测试适配器需逐片装放与拆卸，测试效率和准确性不高的技术问题。

公开(公告)号：CN114121617A

公开(公告)日：2022-03-01

申请号：CN202010898611.8

申请日：2020-08-31

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  郑昌伟 ,  焦莎莎 ,  丁杰钦 ,  王志成 ,  刘芹 ,  王亚飞 ,  李诚瞻

IPC: H01L21/04 ,  H01L29/78

Abstract: 本说明书一个或多个实施例提供一种短沟道场效应管及其制作方法，能够对沟道长度进行精确控制且控制操作工艺简单。所述方法包括：获取第一导电衬底及第一导电外延层,在所述第一导电外延层上表面沉积生成注入掩膜层；对所述注入掩膜层进行刻蚀生成具有注入掩膜角的掩膜窗口；利用所述掩膜窗口依次进行第二导电离子注入与第一导电离子注入，其中第二导电离子垂直注入，第一导电离子对称倾斜注入；所述第二导电掺杂区中超出所述第一导电掺杂区的部分形成短沟道，在所述短沟道基础上设置源极、栅极与漏极，形成所述短沟道场效应管。所述短沟道场效应管利用所述制作方法制得。

公开(公告)号：CN113054014A

公开(公告)日：2021-06-29

申请号：CN201911366550.4

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  刘坤 ,  施剑华 ,  焦莎莎 ,  刘启军 ,  丁杰钦 ,  赵艳黎 ,  周正东

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/16 ,  H01L21/336

Abstract: 本公开提供一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。该方法包括：提供第一导电类型的SiC衬底；刻蚀所述衬底，在所述衬底内形成多个间隔设置的沟槽结构；以掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；去除所述掩蔽层，对所述衬底进行热氧化处理，以分别在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性。

公开(公告)号：CN112635315A

公开(公告)日：2021-04-09

申请号：CN202011454720.7

申请日：2020-12-10

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  丁杰钦 ,  焦莎莎 ,  罗海辉

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/51

Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

公开(公告)号：CN112083305B

公开(公告)日：2024-04-19

申请号：CN202010739182.X

申请日：2020-07-28

Applicant: 株洲中车时代半导体有限公司

Inventor： 石帮兵 ,  丁杰钦 ,  李诚瞻 ,  赵艳黎 ,  郑昌伟 ,  焦莎莎 ,  罗烨辉 ,  罗海辉

IPC: G01R31/26

Abstract: 本公开提供一种SiC MOSFET器件结温的测量方法、装置、电子设备及存储介质，所述方法包括对处于不同测试温度下的参考SiC MOSFET器件施加预设栅源负电压和预设源漏电流，以测量所述参考SiC MOSFET器件在不同测试温度下的源‑漏二极管结电压；对所有测试温度及其对应的所述参考SiC MOSFET器件的源‑漏二极管结电压进行线性拟合，得到源‑漏二极管结电压与温度的线性关系；对待测SiC MOSFET器件施加所述预设栅源负电压和所述预设源漏电流，以测量所述待测SiC MOSFET器件的源‑漏二极管结电压；利用所述线性关系，根据所述待测SiC MOSFET器件的源‑漏二极管结电压确定其结温。该方法利用SiC MOSFET器件的结电压在一定的栅源负电压下具有良好线性温敏特性的特点，能够实现器件结温的准确测量。

公开(公告)号：CN113054016A

公开(公告)日：2021-06-29

申请号：CN201911370082.8

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  陈喜明 ,  郑昌伟 ,  焦莎莎 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/088

Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。

公开(公告)号：CN112635315B

公开(公告)日：2024-05-28

申请号：CN202011454720.7

申请日：2020-12-10

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  丁杰钦 ,  焦莎莎 ,  罗海辉

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/51

Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

公开(公告)号：CN113053747B

公开(公告)日：2022-09-09

申请号：CN201911363839.0

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  焦莎莎 ,  施剑华 ,  赵艳黎 ,  李诚瞻 ,  魏伟 ,  曾亮 ,  刘芹

IPC: H01L21/335 ,  H01L29/36

Abstract: 本公开提供一种改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法。该改善SiC晶圆翘曲的方法包括：提供第一导电类型SiC晶圆，其中，所述晶圆由于正面离子注入形成正面掺杂区而发生翘曲，所述正面掺杂区为构成半导体器件所需的掺杂区；在所述晶圆的背面形成与所述正面掺杂区对应设置的第一背面掺杂区，以使背面离子注入与正面离子注入产生的应力相互抵消；对所述晶圆进行高温激活退火，以消除所述晶圆上的残余应力；刻蚀所述晶圆的整个背面；通过注入第一导电类型的高能离子形成覆盖所述晶圆的整个背面的第二背面掺杂区；对所述晶圆的背面进行金属化处理。通过改善晶圆翘曲的程度，提高器件加工工艺精度与一致性，进而提高产品稳定性，提升产品良率。