公开(公告)号：CN107564952B

公开(公告)日：2021-06-22

申请号：CN201610502531.X

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L29/423 ,  H01L29/739

Abstract: 一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅氧化层与源极区接触，其中，栅氧化层具有多种厚度，并且随着与第一导电区域之间距离的增大，栅氧化层的厚度呈现逐渐增大的趋势；形成在栅氧化层上的多晶硅层。相较于现有的功率半导体，该功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

公开(公告)号：CN107564954B

公开(公告)日：2020-11-10

申请号：CN201610503258.2

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L29/739 ,  H01L29/40 ,  H01L29/423

Abstract: 一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅极氧化层与源极区接触；形成在栅氧化层上的第一多晶硅层；其中，栅氧化层内部形成有第二多晶硅层，第二多晶硅层的一端位于第一导电区域上方，另一端与功率半导体的元胞右边缘对齐。该功率半导体的栅氧化层内部形成有浮空多晶硅层，因此在栅氧化层内部形成了场板结构，提高了器件的耐压性能，使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大，减小了器件的基区电阻及JFET区电阻，从而降低了通态压降，并实现了通态压降与耐压的良好折中。

公开(公告)号：CN107564814B

公开(公告)日：2020-11-10

申请号：CN201610503033.7

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/423 ,  H01L29/739

Abstract: 一种制作功率半导体的方法，包括：步骤一、在衬底上形成第一预设厚度的半导体层；步骤二、对第一预设厚度的半导体层进行刻蚀，得到第一目标台面；步骤三、在第一目标台面上形成第二多晶硅层；步骤四、在第二多晶硅层上继续形成半导体层，并对最终形成的半导体层进行刻蚀，得到第二目标台面，从而形成栅氧化层；步骤五、在第二目标台面上形成第一多晶硅层。利用该方法制作得到的功率半导体器件的栅氧化层内部形成有浮空多晶硅层，因此在栅氧化层内部形成了场板结构，提高了器件的耐压性能，使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大，减小了器件的基区电阻及JFET区电阻，从而降低了通态压降，并实现了通态压降与耐压的良好折中。

公开(公告)号：CN109768075B

公开(公告)日：2021-10-01

申请号：CN201711097975.0

申请日：2017-11-09

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L29/06 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括：漂移层；位于漂移层的第一表面上的P型层；位于漂移层的第二表面上的N‑缓冲层；通过向N‑缓冲层注入N型离子而形成的N++掺杂层，其中N++掺杂层的厚度小于N‑缓冲层的厚度；通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽，沟槽的底部10接触所述N‑缓冲层；通过沟槽向N‑缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区，其中P++掺杂区的厚度小于N‑缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果，进而同时降低了FCE二极管阴极面的接触电阻。

公开(公告)号：CN107564815B

公开(公告)日：2021-05-14

申请号：CN201610507639.8

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/423 ,  H01L29/739

Abstract: 一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

公开(公告)号：CN109962104B

公开(公告)日：2021-03-02

申请号：CN201711433645.4

申请日：2017-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 张泉 ,  唐龙谷 ,  刘国友 ,  覃荣震 ,  黄建伟 ,  罗海辉

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 一种功率半导体器件，其包括：具有第一导电类型的衬底；有源区，其设置在衬底中并具有第二导电类型；若干场限环，其设置在衬底中并具有第二导电类型，有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件，本功率半导体器件中各个场限环的环宽之间存在基于环宽调整系数的函数关系，此外，各个场限环的间距之间还可以存在基于间距调整系数的函数关系，设计人员在对功率半导体器件进行设计制作时，通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数)，即可快速有效地调节场限环终端结构，从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。

公开(公告)号：CN108520857B

公开(公告)日：2021-06-08

申请号：CN201810295947.8

申请日：2018-03-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L21/329 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。