-
公开(公告)号：CN116148633A
公开(公告)日：2023-05-23
申请号：CN202310103691.7
申请日：2023-02-10
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及半导体制造领域，公开了一种筛选具有潜在缺陷的芯片的方法和装置，所述方法将待测试的芯片基于预设的漏电流条件进行击穿电压V(BR)DSS测试；再分别基于额定电压和120％*额定电压进行两次漏电流测试；最后基于两次漏电流测试结果对芯片进行合格判定，即判定芯片是否具有潜在缺陷。本发明通过设置V(BR)DSS、漏电流静态测试，监控芯片在承受较大电应力后漏电流变化情况，可筛选出后续耐压失效概率高及风险大的碳化硅功率半导体器件，以及普通静态测试无法筛选具有潜在缺陷和漏电曲线较软的SiC功率半导体器件，降低SiC功率半导体器件在应用端和封装端的早期失效率，提高SiC功率半导体器件在耐压上的良率和寿命。
-
公开(公告)号：CN116130432A
公开(公告)日：2023-05-16
申请号：CN202211679329.6
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
-
公开(公告)号：CN114203542B
公开(公告)日：2025-05-06
申请号：CN202010875112.7
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/02 , B24B37/04
Abstract: 本发明提供了一种晶圆表面的处理方法，通过在所述晶圆表面进行减薄工艺处理期间，先采用第一类研磨工艺进行研磨，使得所述第二区域的减薄厚度大于所述第一区域的减薄厚度，然后采用第二类研磨工艺仅对所述第一区域进行研磨，从而对所述第二表面进行了区域选择性应力释放，使所述第二表面的应力分布得到互补，进而显著性改善SiC晶圆减薄后的翘曲度，减小翘曲度对后续工艺的影响。
-
公开(公告)号：CN113053992B
公开(公告)日：2023-04-07
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN114220843A
公开(公告)日：2022-03-22
申请号：CN202111537706.8
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L23/58 , H01L29/872
Abstract: 本申请提供一种功率半导体器件，该功率半导体器件包括第一导电类型碳化硅衬底和位于所述衬底上方的第一导电类型漂移层，以及设置于所述漂移层上的有源区、终端区和位于所述有源区与所述终端区之间的主结区；所述有源区包括多个间隔设置于所述漂移层表面内的第二导电类型第一掺杂区，以及位于漂移层上方的第一金属层和第二金属层；所述主结区包括设置于所述漂移层表面内的第二导电类型第二掺杂区，以及覆盖所述第二掺杂区部分上表面的电阻层；所述电阻层具有正的温度系数；所述第一金属层、所述第二金属层和所述电阻层相互电连接。通过在主结区设置具有正的温度系数的电阻层，抑制芯片主结上的浪涌电流，降低主结金属被熔化的风险。
-
Patent Agency Ranking
公开(公告)号：CN112614879A
公开(公告)日：2021-04-06
申请号：CN202011354573.6
申请日：2020-11-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/786 , H01L21/336
Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的源区；位于相邻两个所述阱区之间的栅极沟槽；位于所述漂移层内且纵向间隔设置于所述栅极沟槽下方的第二导电类屏蔽区；其中，所述屏蔽区的顶部与所述栅极沟槽的底部和所述阱区的底部接触。通过在栅极沟槽底部设置纵向间隔的第二导电类型的屏蔽区，可大幅降低阻断状态下器件的栅极介质层的电场应力，大幅提高器件的长期使用可靠性；所述屏蔽区与源极金属层电连接，可以提高器件的开关频率，降低开关损耗。
-
公开(公告)号：CN114210605B
公开(公告)日：2023-06-23
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
公开(公告)号：CN114210605A
公开(公告)日：2022-03-22
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
公开(公告)号：CN113053992A
公开(公告)日：2021-06-29
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN111128717B
公开(公告)日：2022-10-04
申请号：CN201811273390.4
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L29/06 , H01L29/16 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.045 seconds)
