-
公开(公告)号：CN112201579B
公开(公告)日：2024-07-09
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
公开(公告)号：CN116092942A
公开(公告)日：2023-05-09
申请号：CN202310020546.2
申请日：2023-01-06
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了栅极氧化层电场应力过大，进而影响器件长期可靠性，甚至导致器件失效的问题。包括：提供一衬底；在衬底上形成外延层；在外延层的上表面进行离子注入，以在外延层上形成第一导电类型阱区；对第一导电类型阱区的上表面进行离子注入，以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层；对子第二导电类型掺杂层进行沟槽刻蚀；在沟槽内填充多晶硅；在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层；去除沟槽内的多晶硅；进行至少两组离子倾斜注入，以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层；去除掩膜层。
-
公开(公告)号：CN114121617A
公开(公告)日：2022-03-01
申请号：CN202010898611.8
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
Abstract: 本说明书一个或多个实施例提供一种短沟道场效应管及其制作方法，能够对沟道长度进行精确控制且控制操作工艺简单。所述方法包括：获取第一导电衬底及第一导电外延层,在所述第一导电外延层上表面沉积生成注入掩膜层；对所述注入掩膜层进行刻蚀生成具有注入掩膜角的掩膜窗口；利用所述掩膜窗口依次进行第二导电离子注入与第一导电离子注入，其中第二导电离子垂直注入，第一导电离子对称倾斜注入；所述第二导电掺杂区中超出所述第一导电掺杂区的部分形成短沟道，在所述短沟道基础上设置源极、栅极与漏极，形成所述短沟道场效应管。所述短沟道场效应管利用所述制作方法制得。
-
公开(公告)号：CN113054014A
公开(公告)日：2021-06-29
申请号：CN201911366550.4
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/16 , H01L21/336
Abstract: 本公开提供一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。该方法包括：提供第一导电类型的SiC衬底；刻蚀所述衬底，在所述衬底内形成多个间隔设置的沟槽结构；以掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；去除所述掩蔽层，对所述衬底进行热氧化处理，以分别在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性。
-
公开(公告)号：CN112635315A
公开(公告)日：2021-04-09
申请号：CN202011454720.7
申请日：2020-12-10
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/51
Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。
-
Patent Agency Ranking
公开(公告)号：CN112216605B
公开(公告)日：2024-09-10
申请号：CN201910616287.3
申请日：2019-07-09
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/331 , H01L21/336 , H01L29/739 , H01L29/78
Abstract: 本发明提供了一种碳化硅沟槽，其具有侧壁陡直和底部圆滑的沟槽结构。本发明还提供了一种碳化硅沟槽的制备方法。本发明提供的侧壁陡直、底部圆滑的碳化硅沟槽既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。本发明提供的方法可以制备得到具有侧壁陡直和底部圆滑的沟槽结构，工艺步骤简单，能够极大地提高工艺效率和节约成本。
-
公开(公告)号：CN116130520A
公开(公告)日：2023-05-16
申请号：CN202211678724.2
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
-
公开(公告)号：CN116130515A
公开(公告)日：2023-05-16
申请号：CN202211678524.7
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/45
Abstract: 本发明提供了一种欧姆接触的退火方法及功率半导体器件，解决了由于激光退火温度较高，导致退火工艺完成后合金层的表面状态糟糕，从而影响器件电学性能与可靠性的问题。该欧姆接触的退火方法，包括：提供一晶圆；在所述晶圆的退火面形成第一金属层；在所述第一金属层远离所述晶圆的一侧形成隔离金属层；在所述隔离金属的表面进行激光退火，以将所述第一金属层和部分所述晶圆形成欧姆接触层；去除所述隔离金属层。
-
公开(公告)号：CN116130432A
公开(公告)日：2023-05-16
申请号：CN202211679329.6
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
-
公开(公告)号：CN114578651A
公开(公告)日：2022-06-03
申请号：CN202011389376.8
申请日：2020-12-02
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供了一种用于投影光刻最佳焦距测定的掩膜版，包括包括掩膜版本体，掩膜版本体上均匀设有n条相互平行的分割线，将n条所述分割线均分为p个曝光场，所述分割线呈矩形，分割线的线宽为光刻机的极限解析度的0.8‑1.8倍，相邻两条分割线的间距为曝光场上的透光区域，所述间距等于线宽；本发明提供的用于投影光刻最佳焦距测定的掩膜版能快速的完成光刻机最佳焦距的测定，并且可以对未知工艺的最佳曝光条件进行快速测定。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.061 seconds)
