-
公开(公告)号：CN112993009B
公开(公告)日：2023-04-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN111933685A
公开(公告)日：2020-11-13
申请号：CN202010591568.0
申请日：2020-06-24
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。
-
公开(公告)号：CN111986991B
公开(公告)日：2023-06-23
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
公开(公告)号：CN113054016A
公开(公告)日：2021-06-29
申请号：CN201911370082.8
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/088
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN113054015B
公开(公告)日：2023-09-08
申请号：CN201911367261.6
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN113054016B
公开(公告)日：2023-04-07
申请号：CN201911370082.8
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/088
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN113130665A
公开(公告)日：2021-07-16
申请号：CN201911395653.3
申请日：2019-12-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/872 , H01L29/06
Abstract: 本发明公开了一种碳化硅肖特基二极管芯片的元胞结构，包括：位于衬底之上的漂移区，漂移区表面向下设置有邻接的阱区和JFET区，位于阱区之上与阱区形成欧姆接触的欧姆金属，位于JFET区之上的鳍式结构，设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属，以及位于衬底之下的阴极。本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触，增加了肖特基接触的面积，扩大了导通电流的路径，降低了芯片的导通电阻，同时有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应，降低了在反向阻断工况时肖特基接触中心位置的电场强度，保持或降低了反偏时的漏电几率。
-
公开(公告)号：CN112993009A
公开(公告)日：2021-06-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN107785270B
公开(公告)日：2021-05-07
申请号：CN201610786019.2
申请日：2016-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/336 , H01L21/223
Abstract: 本发明提供了一种MOSFET器件氮化方法，包括使用含氮气气体对所述MOSFET器件进行氮化处理，优选所述氮化处理在1200‑1500℃，优选1250‑1450℃的温度下进行。根据本发明提供的功率器件氮化方法，通过在器件的氧化过程和/或氧化后在高温下采用氮气进行氮化，简化了氮化钝化气体体系，避免栅介质可靠性和击穿电场强度的降低，避免了氮化气体产生的潜在毒性和毒气泄漏风险，简化了尾气处理系统。
-
公开(公告)号：CN111986991A
公开(公告)日：2020-11-24
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.027 seconds)
