一种低压IGBT器件的制备方法

    公开(公告)号:CN113053746A

    公开(公告)日:2021-06-29

    申请号:CN201911374549.6

    申请日:2019-12-27

    Abstract: 本发明公开了一种低压IGBT器件的制备方法,包括如下步骤:S1.在晶圆的正面完成IGBT正面结构;S2.将步骤S1得到的晶圆的背面减薄至第一厚度;S3.在所述步骤S2得到的晶圆的背面形成缓冲层;S4.将步骤S3得到的晶圆的背面减薄至最终厚度;S5.在步骤S4得到的晶圆的背面形成阳极层,在阳极层上沉积金属,形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险,降低碎片率;且从背面进行质子注入可以避免对IGBT的正面结构造成损伤,从而提高产品质量。

    一种快恢复二极管及其制作方法

    公开(公告)号:CN108520857B

    公开(公告)日:2021-06-08

    申请号:CN201810295947.8

    申请日:2018-03-30

    Abstract: 本发明公开了一种快恢复二极管及其制造方法,其中制造方法包括:对二极管主体的背面的N型缓冲层表面进行氧化,形成氧化层;刻蚀二极管主体的背面的预定区域的氧化层,形成开窗口;通过开窗口对二极管主体进行P阱注入,形成P阱区;对剩余氧化层进行刻蚀,露来N++注入窗口;对N++注入窗口注入N++杂质,并进行激活,使得P阱区形成处于浮空状态,与阳极区和漂移区构成内置晶闸管。通过设形成P阱区,然后进行N++注入,使得P阱区形成处于浮空状态,与二极管主体的阳极区和漂移区构成内置晶闸管,协调二极管导通压降与软恢复性能之间的折中关系,使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系,获得高品质快恢复二极管。

    一种功率半导体器件的制备方法

    公开(公告)号:CN109962016B

    公开(公告)日:2021-03-23

    申请号:CN201711432026.3

    申请日:2017-12-26

    Abstract: 一种功率半导体器件的制备方法,其包括:在衬底中制作场限环和有源区,其中,场限环和有源区具有第二导电类型,有源区设置在场限环所形成的环形内部。相较于现有的功率半导体器件,本发明所提供的功率半导体器件制作方法由于各个场限环的间距之间还可以存在基于间距调整系数的函数关系,因此设计人员在对功率半导体器件进行设计制作时,通过调整场限环结构调节因子(包括环宽调整系数和间距调整系数),即可快速有效地调节场限环终端结构,从而获得各种具有不同环宽和环间距的终端结构作为NGV‑FLR终端设计的备选方案。

    一种半导体芯片对准标记的制作方法及半导体芯片

    公开(公告)号:CN112201579A

    公开(公告)日:2021-01-08

    申请号:CN202010872619.7

    申请日:2020-08-26

    Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片,所述方法包括以下步骤:在衬底之上形成外延层;在外延层之上形成掩膜层;通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口,直到露出外延层上表面的对应区域;在注入区窗口进行离子注入;在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层;利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀,将其刻蚀至指定深度;去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时,也在划片道上形成对准标记,通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记,作为后续光刻涂层的对准标记,降低了两层间对准精度偏差值,提升了套刻精度。

    IGBT模块寿命的统计方法、装置、电子设备及存储介质

    公开(公告)号:CN112098789A

    公开(公告)日:2020-12-18

    申请号:CN202010771882.7

    申请日:2020-08-04

    Abstract: 本公开提供一种IGBT模块寿命的统计方法、装置、电子设备及存储介质,所述方法包括获取待测IGBT模块的集电极与发射极之间的电压值随功率循环次数变化的变化曲线;以所述待测IGBT模块内的所有键合点为子样本,获取所述变化曲线上每个电压突变点对应的功率循环次数和键合点的总失效率;根据所述变化曲线上所有电压突变点对应的功率循环次数和键合点的总失效率,得到键合点的总失效率与功率循环次数的关系式;根据键合点的总失效率与功率循环次数的关系式,获得预设键合点失效率对应的功率循环次数,以得到所述待测IGBT模块的循环寿命。该方法可以减少IGBT模块样本数量并节省大量的试验时间,经济成本和时间成本得到很好的控制。

    一种栅极总线结构及沟槽栅芯片

    公开(公告)号:CN114220852B

    公开(公告)日:2025-04-18

    申请号:CN202111536522.X

    申请日:2021-12-15

    Abstract: 本发明提供的栅极总线结构及沟槽栅芯片,所述栅极总线结构包括:形成于第一导电类型的漂移区上方的具有第二导电类型的阱区,阱区与元胞区延伸出的元胞区沟槽相交,且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽,以缓解沟槽栅芯片的翘曲;形成于阱区上方的绝缘层;以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽,可以有效缓解沟槽栅芯片在加工过程中带来的翘曲,且制备流程与原流程完全兼容,对原有工艺无影响,容易实现。

    一种SiC MOSFET结构及其制造方法
    49.
    发明公开

    公开(公告)号:CN119050156A

    公开(公告)日:2024-11-29

    申请号:CN202411278696.4

    申请日:2024-09-12

    Abstract: 本发明涉及一种SiC MOSFET结构及其制造方法,所述SiC MOSFET结构的元胞包括:从下到上依次设置的N+衬底、N‑外延层、P肼区和N+区;延伸到N‑外延层内的至少1个沟槽,每个沟槽具有相对的侧壁和底部;位于N‑外延层内的所述沟槽的侧壁和底部具有P+注入区;所述沟槽内表面设置有栅氧层和栅极,所述栅极包括两部分,背离N‑外延层方向的栅极部分的宽度大于靠近N‑外延层方向的栅极部分的宽度;所述栅氧层和栅极的上方设置有层间介质;位于沟槽两端且位于N+区的上方设置有源极区;所述层间介质和源极区上方设置有源极;本发明降低栅漏寄生电容CGD,提高开关特性,降低功耗,提高芯片可靠性。

    一种逆导型功率半导体模块封装结构及其封装方法

    公开(公告)号:CN113035787B

    公开(公告)日:2024-04-19

    申请号:CN201911359251.8

    申请日:2019-12-25

    Abstract: 本发明提供了一种逆导型功率半导体模块封装结构及其封装方法,该封装结构包括基板,所述基板上设置有多个功能单元,所述功能单元包括相对设置的第一衬板与第二衬板,所述第一衬板上设置有第一金属层,所述第二衬板上设置有第二金属层,所述第一金属层与所述第二金属层上均设置有芯片模块,所述芯片模块由轴对称分布的由多个逆导型芯片组成,所述逆导型芯片的栅极区域位于其边角处且所述多个逆导型芯片的栅极区关于芯片模块的中心呈中心对称;本发明中采用对称且栅极中心对称布局的逆导型芯片,可以极大地减小模块中的电感。本发明的封装方法用于制作以上封装结构。

Patent Agency Ranking