-
公开(公告)号：CN112687728B
公开(公告)日：2022-09-09
申请号：CN202011474978.3
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 本发明提供一种沟槽栅IGBT器件及其制备方法，所述器件包括：第一导电类型衬底；设置于所述第一导电类型衬底上的第一沟槽栅和第二沟槽栅，所述第一沟槽栅和第二沟槽栅相互平行且均沿第一方向延伸；以及设置于所述第一沟槽栅和第二沟槽栅之间的浮空区，所述浮空区包括沿所述第一方向交替间隔排布的P型浮空块和N型浮空块；其中，每个所述P型浮空块的掺杂量与相邻的每个所述N型浮空块的掺杂量相等。本发明对栅氧非沟道一侧的掺杂区提出了优化设计，通过分区域进行不同类型的掺杂实现内置二极管；该二极管可以对浮空P区进行钳位，从而降低浮空P区对栅极的充电电流，提升器件的SCSOA。
-
公开(公告)号：CN116053311A
公开(公告)日：2023-05-02
申请号：CN202211688584.7
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种沟槽栅IGBT器件及其制造方法、电子设备，该沟槽栅IGBT器件包括：N阱、P阱、多晶硅栅极层和深能级施主掺杂层；P阱设置于N阱上，P阱和N阱开设有若干沟槽，多晶硅栅极层设置于各沟槽内；深能级施主掺杂层设置于各沟槽的底部，且深能级施主掺杂层与各沟槽的底部连接。在部分高结温极限工况下，特定掺杂浓度的深能级施主掺杂层的杂质可以起到复合中心的作用，释放电子与空穴复合，降低沟槽底部附近空穴浓度。在高结温时，深能级施主掺杂层费米能级下降到杂质能级以下，杂质自动电离产生大量电子，与空穴复合，降低空穴浓度，抑制电场峰形成，避免电场、结温正循环造成器件失效。
-
公开(公告)号：CN112687728A
公开(公告)日：2021-04-20
申请号：CN202011474978.3
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 本发明提供一种沟槽栅IGBT器件及其制备方法，所述器件包括：第一导电类型衬底；设置于所述第一导电类型衬底上的第一沟槽栅和第二沟槽栅，所述第一沟槽栅和第二沟槽栅相互平行且均沿第一方向延伸；以及设置于所述第一沟槽栅和第二沟槽栅之间的浮空区，所述浮空区包括沿所述第一方向交替间隔排布的P型浮空块和N型浮空块；其中，每个所述P型浮空块的掺杂量与相邻的每个所述N型浮空块的掺杂量相等。本发明对栅氧非沟道一侧的掺杂区提出了优化设计，通过分区域进行不同类型的掺杂实现内置二极管；该二极管可以对浮空P区进行钳位，从而降低浮空P区对栅极的充电电流，提升器件的SCSOA。
-
公开(公告)号：CN114220853B
公开(公告)日：2025-04-18
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H10D64/27
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
公开(公告)号：CN112687654B
公开(公告)日：2024-02-23
申请号：CN202011474042.0
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/498 , H01L25/07
Abstract: 本公开提供一种沟槽栅IGBT器件，包括元胞区；其中，所述元胞区包括若干交替设置的第一元胞结构和第二元胞结构，所述第一元胞结构的开关延迟时间大于所述第二元胞结构的开关延迟时间；所述栅极焊盘位于所述第一元胞结构对应位置处，以补偿由栅极信号传输导致的延迟。根据栅极焊盘、发射极焊盘和栅极总线特点，采用至少两种的元胞结构在芯片内布局(交替设置)，且栅极焊盘位于开关延迟时间较大的第一元胞结构上方，使不同元胞结构之间电学性能的差异弥补栅极信号在器件内的传输延迟，使器件各个部分受到的电应力更加均衡，不同位置的元胞开关能够同步，增强器件工作的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114220853A
公开(公告)日：2022-03-22
申请号：CN202111539430.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423
Abstract: 本发明公开了一种功率芯片，包括芯片本体，包括由多个元胞组成的至少一个有源区；与所述有源区对应设置的发射极焊盘；栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。
-
公开(公告)号：CN114220852B
公开(公告)日：2025-04-18
申请号：CN202111536522.X
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
-
公开(公告)号：CN115985953A
公开(公告)日：2023-04-18
申请号：CN202211689631.X
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H02M1/00
Abstract: 本公开提供一种半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，第二沟槽组包括1个第二沟槽或者包括沿第一方向排列的多个第二沟槽，第一沟槽和第二沟槽均沿第二方向延伸，第一方向与第二方向平行于半导体层所处平面且彼此相交，与第一沟槽相邻的第二沟槽包括沿第二方向延伸的主体区域以及从主体区域朝向相邻第一沟槽方向凸出的枝节区域，主体区域同侧的枝节区域间隔设置，半导体层包括与第一沟槽相连的源区，源区位于第一沟槽与第二沟槽的枝节区域之间；栅极结构；假栅极结构；第一电极；层间介质层；第二电极。
-
公开(公告)号：CN112687654A
公开(公告)日：2021-04-20
申请号：CN202011474042.0
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/498 , H01L25/07
Abstract: 本公开提供一种沟槽栅IGBT器件，包括元胞区；其中，所述元胞区包括若干交替设置的第一元胞结构和第二元胞结构，所述第一元胞结构的开关延迟时间大于所述第二元胞结构的开关延迟时间；所述栅极焊盘位于所述第一元胞结构对应位置处，以补偿由栅极信号传输导致的延迟。根据栅极焊盘、发射极焊盘和栅极总线特点，采用至少两种的元胞结构在芯片内布局(交替设置)，且栅极焊盘位于开关延迟时间较大的第一元胞结构上方，使不同元胞结构之间电学性能的差异弥补栅极信号在器件内的传输延迟，使器件各个部分受到的电应力更加均衡，不同位置的元胞开关能够同步，增强器件工作的可靠性。
-
公开(公告)号：CN116053295A
公开(公告)日：2023-05-02
申请号：CN202211688961.7
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供了一种IGBT芯片，解决了当电流大时，芯片上每个键合点分担的电流增大，导致键合点附近在开关过程中有很高的能量积累，引起局部温升增加，从而引发闩锁失效的问题。本发明一实施例提供的一种IGBT芯片，包括：键合点，位于所述IGBT芯片的一侧表面；所述IGBT芯片包括第一元胞结构和第二元胞结构；所述第二元胞结构的位置与所述键合点的位置相对应；所述第二元胞结构呈条形分布于所述键合点的一侧；所述第一元胞结构和所述第二元胞结构的结构不同。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.14 seconds)
