-
公开(公告)号：CN116148633A
公开(公告)日：2023-05-23
申请号：CN202310103691.7
申请日：2023-02-10
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及半导体制造领域，公开了一种筛选具有潜在缺陷的芯片的方法和装置，所述方法将待测试的芯片基于预设的漏电流条件进行击穿电压V(BR)DSS测试；再分别基于额定电压和120％*额定电压进行两次漏电流测试；最后基于两次漏电流测试结果对芯片进行合格判定，即判定芯片是否具有潜在缺陷。本发明通过设置V(BR)DSS、漏电流静态测试，监控芯片在承受较大电应力后漏电流变化情况，可筛选出后续耐压失效概率高及风险大的碳化硅功率半导体器件，以及普通静态测试无法筛选具有潜在缺陷和漏电曲线较软的SiC功率半导体器件，降低SiC功率半导体器件在应用端和封装端的早期失效率，提高SiC功率半导体器件在耐压上的良率和寿命。
-
公开(公告)号：CN116130520A
公开(公告)日：2023-05-16
申请号：CN202211678724.2
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
-
公开(公告)号：CN116130432A
公开(公告)日：2023-05-16
申请号：CN202211679329.6
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
-
公开(公告)号：CN114121639B
公开(公告)日：2025-04-18
申请号：CN202010881132.5
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/306 , H01L21/308 , H01L21/762 , H10D62/10 , H10D64/27 , H10D64/01
Abstract: 本发明提供了一种圆滑沟槽的制作方法及圆滑沟槽结构，所述制作方法包括：首先由经所述掩膜层，利用以各向异性为主的第一次干法刻蚀蚀刻所述半导体晶圆，以形成侧壁陡直和底部平滑的沟槽结构，然后去除所述第一层掩膜，并在没有掩膜层的保护情况下，利用以各向同性为主的第二次干法刻蚀蚀刻所述半导体晶圆，以圆滑所述沟槽的顶部和底部，最终形成侧壁陡直、顶部和底部圆滑的沟槽。因此，本发明提供的沟槽制作方法工艺步骤简单，能够极大地提高工艺效率和节约成本，本发明提供的圆滑沟槽结构既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。
-
公开(公告)号：CN119050156A
公开(公告)日：2024-11-29
申请号：CN202411278696.4
申请日：2024-09-12
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L27/07 , H01L29/872 , H01L21/336 , H01L21/28
Abstract: 本发明涉及一种SiC MOSFET结构及其制造方法，所述SiC MOSFET结构的元胞包括：从下到上依次设置的N+衬底、N‑外延层、P肼区和N+区；延伸到N‑外延层内的至少1个沟槽，每个沟槽具有相对的侧壁和底部；位于N‑外延层内的所述沟槽的侧壁和底部具有P+注入区；所述沟槽内表面设置有栅氧层和栅极，所述栅极包括两部分，背离N‑外延层方向的栅极部分的宽度大于靠近N‑外延层方向的栅极部分的宽度；所述栅氧层和栅极的上方设置有层间介质；位于沟槽两端且位于N+区的上方设置有源极区；所述层间介质和源极区上方设置有源极；本发明降低栅漏寄生电容CGD，提高开关特性，降低功耗，提高芯片可靠性。
-
Patent Agency Ranking
公开(公告)号：CN116031292A
公开(公告)日：2023-04-28
申请号：CN202211689741.6
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H01L29/16 , H02M1/00
Abstract: 本公开提供一种功率半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一面和第二面，在第一面上设置有凹槽，半导体层包括第一导电类型的第一半导体区域、第二导电类型的第二半导体区域、第一导电类型的第三半导体区域；栅极；栅绝缘层；其中，第一半导体区域在凹槽的表面形成第一表面区域，第二半导体区域在凹槽的表面形成第二表面区域，第三半导体区域在凹槽的表面形成第三表面区域，第二表面区域环绕第一表面区域，第三表面区域环绕第二表面区域，第一表面区域、第二表面区域和第三表面区域连为一体，第二表面区域与栅极相对设置，以受栅极的电压控制形成连接第一半导体区域和第三半导体区域的反型层。
-
公开(公告)号：CN114210605B
公开(公告)日：2023-06-23
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
公开(公告)号：CN116092942A
公开(公告)日：2023-05-09
申请号：CN202310020546.2
申请日：2023-01-06
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了栅极氧化层电场应力过大，进而影响器件长期可靠性，甚至导致器件失效的问题。包括：提供一衬底；在衬底上形成外延层；在外延层的上表面进行离子注入，以在外延层上形成第一导电类型阱区；对第一导电类型阱区的上表面进行离子注入，以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层；对子第二导电类型掺杂层进行沟槽刻蚀；在沟槽内填充多晶硅；在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层；去除沟槽内的多晶硅；进行至少两组离子倾斜注入，以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层；去除掩膜层。
-
公开(公告)号：CN114210605A
公开(公告)日：2022-03-22
申请号：CN202111537539.7
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: B07C5/344
Abstract: 本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
-
公开(公告)号：CN116130340A
公开(公告)日：2023-05-16
申请号：CN202211678536.X
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04
Abstract: 本发明提供了一种离子注入方法，解决了传统的工艺难以在碳化硅晶圆上实现理想的P+离子注入结深的问题。所述离子注入方法包括：提供一晶圆；在所述晶圆上形成具有图形化的刻蚀掩膜层；基于所述刻蚀掩膜层对所述晶圆进行刻蚀以形成沟槽；在所述刻蚀掩膜层远离所述晶圆的一侧以及所述沟槽的侧壁及底部形成第一注入掩膜层；在所述沟槽的部分或全部侧壁形成金属层；在所述注入掩膜层远离所述刻蚀掩膜层一侧表面、所述沟槽的部分侧壁和/或所述沟槽的底部形成第二注入掩膜层；进行至少两次离子倾斜注入，以在所述沟槽的侧壁和/或沟槽底部形成第一导电类型的注入结构。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.024 seconds)
