公开(公告)号：CN114220842A

公开(公告)日：2022-03-22

申请号：CN202111537531.0

申请日：2021-12-15

Applicant: 株洲中车时代半导体有限公司

Inventor： 胡巍 ,  刘鹏飞 ,  覃荣震 ,  王梦洁 ,  肖强 ,  罗海辉

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。

公开(公告)号：CN114220735A

公开(公告)日：2022-03-22

申请号：CN202111537622.4

申请日：2021-12-15

Applicant: 株洲中车时代半导体有限公司

Inventor： 赵艳黎 ,  马亚超 ,  陈喜明 ,  王亚飞 ,  刘启军 ,  李诚瞻 ,  罗海辉

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了碳化硅功率半导体容易沟槽底角形成电场集中，从而导致栅氧击穿失效的问题。功率半导体器件的制作方法包括：提供一衬底；在衬底上形成第一外延层；在第一外延层的上表面形成第一导电类型阱区；在第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层；在第一导电类型阱区的上表面形成第二外延层；刻蚀第二外延层、第一导电类型阱区、第一导电类型掺杂层和第二导电类型掺杂层以形成斜坡结构，斜坡结构沿第二外延层的侧壁向第二导电类型掺杂层延伸；在第二外延层的上表面形成栅氧层；在栅氧层上形成栅极和源极，在衬底远离第一外延层的一侧形成漏极。

公开(公告)号：CN114121639A

公开(公告)日：2022-03-01

申请号：CN202010881132.5

申请日：2020-08-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 王志成 ,  龚芷玉 ,  刘启军 ,  罗烨辉 ,  周才能 ,  宋瓘 ,  曹申 ,  赵艳黎 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/3065 ,  H01L21/306 ,  H01L21/308 ,  H01L21/762 ,  H01L29/06 ,  H01L21/28 ,  H01L29/423

Abstract: 本发明提供了一种圆滑沟槽的制作方法及圆滑沟槽结构，所述制作方法包括：首先由经所述掩膜层，利用以各向异性为主的第一次干法刻蚀蚀刻所述半导体晶圆，以形成侧壁陡直和底部平滑的沟槽结构，然后去除所述第一层掩膜，并在没有掩膜层的保护情况下，利用以各向同性为主的第二次干法刻蚀蚀刻所述半导体晶圆，以圆滑所述沟槽的顶部和底部，最终形成侧壁陡直、顶部和底部圆滑的沟槽。因此，本发明提供的沟槽制作方法工艺步骤简单，能够极大地提高工艺效率和节约成本，本发明提供的圆滑沟槽结构既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。

公开(公告)号：CN113345807A

公开(公告)日：2021-09-03

申请号：CN202110418968.6

申请日：2021-04-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  管佳宁 ,  张鸿鑫 ,  唐智慧 ,  王梦洁

IPC: H01L21/331 ,  H01L29/739 ,  H01L29/08

Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。

公开(公告)号：CN113054015A

公开(公告)日：2021-06-29

申请号：CN201911367261.6

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  陈喜明 ,  刘锐鸣 ,  赵艳黎 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L29/24 ,  H01L29/06

Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。

公开(公告)号：CN113035951A

公开(公告)日：2021-06-25

申请号：CN201911355637.1

申请日：2019-12-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 丁杰钦 ,  周正东 ,  施剑华 ,  焦莎莎 ,  罗烨辉 ,  刘启军 ,  周才能 ,  马亚超 ,  李诚瞻 ,  罗海辉

IPC: H01L29/78 ,  H01L21/336 ,  C23C16/02 ,  C23C16/24 ,  C23C16/56 ,  C23C16/455 ,  C23C16/40 ,  C23C16/44

Abstract: 本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。

公开(公告)号：CN112687644A

公开(公告)日：2021-04-20

申请号：CN202011489643.9

申请日：2020-12-16

Applicant: 株洲中车时代半导体有限公司

Inventor： 尚敬 ,  常桂钦 ,  黄建新 ,  罗海辉 ,  彭勇殿 ,  吴义伯 ,  窦泽春 ,  杨进峰

IPC: H01L23/48 ,  H01L23/367 ,  H01L25/11 ,  H01R9/24

Abstract: 本发明提供一种具有低感复合母排结构的集成散热器IGBT功率器件，包括：散热器、衬板、PCB电路、端子以及低感复合母排，衬板与所述散热器互联，衬板上布置有所述PCB电路和端子，低感复合母排与所述端子连接；低感复合母排包括：相对设置的半桥IGBT器件的DC+级和半桥IGBT器件的DC‑级、以及设置在半桥IGBT器件的DC+和半桥IGBT器件的DC‑级的一侧的半桥IGBT器件的AC级。本发明集成低感复合母排，IGBT器件更为紧凑，空间占用少，能有效降低器件因连接产生的接触热阻和电阻；低感复合母排设计自由度大，寄生参数较小；由该型器件组装而成的功率组件，空间排布的自由度大，寄生参数也可以减小；杂散电感低，电流路径短，能有效降低芯片所受的应力，有利于提高器件的可靠性。

公开(公告)号：CN112614879A

公开(公告)日：2021-04-06

申请号：CN202011354573.6

申请日：2020-11-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  罗海辉 ,  李诚瞻 ,  陈喜明 ,  罗烨辉 ,  周才能 ,  张文杰

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的源区；位于相邻两个所述阱区之间的栅极沟槽；位于所述漂移层内且纵向间隔设置于所述栅极沟槽下方的第二导电类屏蔽区；其中，所述屏蔽区的顶部与所述栅极沟槽的底部和所述阱区的底部接触。通过在栅极沟槽底部设置纵向间隔的第二导电类型的屏蔽区，可大幅降低阻断状态下器件的栅极介质层的电场应力，大幅提高器件的长期使用可靠性；所述屏蔽区与源极金属层电连接，可以提高器件的开关频率，降低开关损耗。

公开(公告)号：CN112447507A

公开(公告)日：2021-03-05

申请号：CN201910818536.7

申请日：2019-08-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  谭灿健 ,  罗湘 ,  杜龙欢 ,  刘少杰 ,  刘斌 ,  易彬

IPC: H01L21/28 ,  H01L21/033

Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第二宽度大于所述第一宽度；S4：对所述硅片上形成的沟槽进行表面处理；S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。

公开(公告)号：CN108538912B

公开(公告)日：2021-02-12

申请号：CN201810425729.1

申请日：2018-05-07

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱春林 ,  罗海辉 ,  刘国友 ,  戴小平 ,  肖强 ,  覃荣震

IPC: H01L29/739 ,  H01L29/423

Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。