-
公开(公告)号：CN113345807B
公开(公告)日：2022-06-21
申请号：CN202110418968.6
申请日：2021-04-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/08
Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
-
公开(公告)号：CN113053993A
公开(公告)日：2021-06-29
申请号：CN201911381957.4
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/868
Abstract: 本发明公开了一种快恢复二极管芯片，该快恢复二极管芯片或快恢复二极管芯片的有源区中包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减。通过设置P型岛的横截面的尺寸或横截面面积总和沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，可以优化FRD反向恢复软度与反向恢复能量之间的折中。
-
公开(公告)号：CN114122104B
公开(公告)日：2025-04-04
申请号：CN202010878410.1
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种逆导IGBT器件，包括IGBT器件主体，所述IGBT器件主体的N++发射区包括第一N+源区和第二N+源区，所述第一N+源区的右端与所述第二N+源区的左端连接，所述N++发射区的横截面中所述第一N+源区的后端位于所述第二N+源区前端与后端之间，所述第二N+源区的前端位于所述第二N+源区前端与后端之间。通过将现有的完整的矩形N++发射区，变为交错相交的第一N+源区和第二N+源区，消除了部分N++发射区的存在，当器件工作在FRD模式时，阳极短路效应减少，从而避免沟道短路效应的影响，提高了器件的性能。
-
公开(公告)号：CN112201688B
公开(公告)日：2023-04-07
申请号：CN202010864142.8
申请日：2020-08-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本公开提供一种逆导型IGBT芯片，包括第一导电类型衬底；若干间隔设置于所述衬底下方且与所述集电区相邻接的第一导电类型短路区；其中，所述短路区位于以芯片中心为中心的第一预设范围外；在所述第一预设范围外且于第二预设范围内，所述短路区的总面积与所述集电区的面积的比值为第一预设阈值；在所述第二预设范围外且于第三预设范围内，所述短路区的总面积与所述集电区的面积的比值为第二预设阈值；在所述第三预设范围外且于所述芯片边缘范围内，所述短路区的总面积与所述集电区的面积的比值为第三预设阈值。不仅解决了逆导型IGBT芯片的初次和二次电压折回现象，还降低了芯片的终端区的注入效率，从而降低了器件的高温漏电流。
-
公开(公告)号：CN113053993B
公开(公告)日：2022-06-24
申请号：CN201911381957.4
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/868
Abstract: 本发明公开了一种快恢复二极管芯片，该快恢复二极管芯片或快恢复二极管芯片的有源区中包括一个或多个周期性排布的预设区域，每个预设区域中设置有多个P型岛。其中，在每个预设区域中，P型岛的横截面的尺寸在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减；和/或每个预设区域在沿着预设区域的中心至预设区域的周边的方向上划分为若干子区，若干子区的P型岛面积占比在沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减。通过设置P型岛的横截面的尺寸或横截面面积总和沿着预设区域的中心至预设区域的周边的方向上呈阶梯性递减，可以优化FRD反向恢复软度与反向恢复能量之间的折中。
-
Patent Agency Ranking
公开(公告)号：CN114122104A
公开(公告)日：2022-03-01
申请号：CN202010878410.1
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明公开了一种逆导IGBT器件，包括IGBT器件主体，所述IGBT器件主体的N++发射区包括第一N+源区和第二N+源区，所述第一N+源区的右端与所述第二N+源区的左端连接，所述N++发射区的横截面中所述第一N+源区的后端位于所述第二N+源区前端与后端之间，所述第二N+源区的前端位于所述第二N+源区前端与后端之间。通过将现有的完整的矩形N++发射区，变为交错相交的第一N+源区和第二N+源区，消除了部分N++发射区的存在，当器件工作在FRD模式时，阳极短路效应减少，从而避免沟道短路效应的影响，提高了器件的性能。
-
公开(公告)号：CN112201688A
公开(公告)日：2021-01-08
申请号：CN202010864142.8
申请日：2020-08-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本公开提供一种逆导型IGBT芯片，包括第一导电类型衬底；若干间隔设置于所述衬底下方且与所述集电区相邻接的第一导电类型短路区；其中，所述短路区位于以芯片中心为中心的第一预设范围外；在所述第一预设范围外且于第二预设范围内，所述短路区的总面积与所述集电区的面积的比值为第一预设阈值；在所述第二预设范围外且于第三预设范围内，所述短路区的总面积与所述集电区的面积的比值为第二预设阈值；在所述第三预设范围外且于所述芯片边缘范围内，所述短路区的总面积与所述集电区的面积的比值为第三预设阈值。不仅解决了逆导型IGBT芯片的初次和二次电压折回现象，还降低了芯片的终端区的注入效率，从而降低了器件的高温漏电流。
-
公开(公告)号：CN114220842B
公开(公告)日：2025-02-28
申请号：CN202111537531.0
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。
-
公开(公告)号：CN114220842A
公开(公告)日：2022-03-22
申请号：CN202111537531.0
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种功率晶体管的结终端，包括介质层、多个场限环组以及多个与场限环组对应的场板；场板在介质层的投影面积大于场限环组在介质层的投影面积；其中，场限环组包括主场限环和多个辅助场限环；主场限环通过介质层的接触孔与对应的场板相连，辅助场限环通过介质层与对应的场板隔离。这样，一个场板、一个主场限环和多个辅助场限环形成一个复合结构，在相同阻断电压的约束下，场板的数量更少，场板之间的间隙的数量也越少，终端暴露面积随之减少，在后续芯片工艺、封装过程以及外部环境中，尽可能的减少电荷通过这些间隙进入到介质层中，避免因为集聚的电荷过多，破坏结终端的电场分布，防止功率晶体管的耐压降低。
-
公开(公告)号：CN113345807A
公开(公告)日：2021-09-03
申请号：CN202110418968.6
申请日：2021-04-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/08
Abstract: 本发明公开了一种半导体器件制备方法，通过激光退火对衬底背面的第一导电类型掺杂层进行局部退火，利用激光退火后退火区域比未进行退火区域的抗刻蚀能力强的特性，可以基于激光退火区域和未进行激光退火区域的抗刻蚀差异性，仅刻蚀掉第一导电类型掺杂层中未进行退火的区域进行刻蚀以在该区域形成凹槽，最后通过在衬底的背面注入第二导电类型离子并进行激光退火，从而能在衬底背面形成凹凸结构的第一导电类型集电极层和第二导电类型集电极层。该方法有效避免了光刻工艺并降低了碎片率，极大的提高了背面图形化半导体器件的制备效率并降低了制造成本。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.038 seconds)
