公开(公告)号：CN115917753A

公开(公告)日：2023-04-04

申请号：CN202180042336.2

申请日：2021-03-31

Applicant: 丹尼克斯半导体有限公司 ,  株洲中车时代半导体有限公司

Inventor： 朱春林 ,  刘国友

IPC: H01L29/06

Abstract: 本发明提供了一种功率半导体器件(1)，包括：半导体衬底(2)，其包括：基极层(5)，其选择性地设置在该半导体衬底的第一侧的，并且其中，该基极层具有第一导电类型；集电极层(3)，其设置在该半导体衬底的第二侧，其中，该第二侧与该第一侧相对，并且其中，该集电极层具有该第一导电类型；以及漂移层(4)，其具有与该第一导电类型相反的第二导电类型，其中，该漂移层(2)布置在该集电极层(3)和该基极层(5)之间；有源单元(15)，其设置在该半导体衬底(2)中，其中，该有源单元(5)包括具有该第二导电类型的发射极区(7)和作为该基极层(5)的一部分的有源基极区(5‑i)；以及绝缘沟槽(17)，其设置在该半导体衬底(2)中并与该有源单元(15)相邻，其中：该绝缘沟槽(17)沿着第一方向从该半导体衬底(2)的第一侧的表面(16)延伸到该漂移层(4)中；该绝缘沟槽(17)包括设置在其中的栅极电极(9)和介电材料(11、10)；以及该栅极电极(9)被配置为控制该有源单元(15)内的电流通道的导通/截止状态；其中，该有源单元(15)沿着垂直于该第一方向Y的第二方向X具有第一长度L1，并且该绝缘沟槽(17)沿着该第二方向Y具有第二长度L2，以及该第一长度L1和该第二长度L2还满足0.5≤L2/L1≤2的关系。

公开(公告)号：CN108511521B

公开(公告)日：2020-11-10

申请号：CN201810149749.0

申请日：2018-02-13

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱春林 ,  朱利恒

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上刻蚀形成相邻的第一和第二沟槽，在第二沟槽形成第二沟槽栅极作为虚栅极，然后在形成通过多晶硅相连的第一沟槽栅极和平面栅极。虚栅极位于第一沟槽栅极和平面栅极之间并与其通过氧化层隔离。沟槽栅有源区和平面栅有源区中自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区均通过相同的工艺实现。本发明实现平面栅极和沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过虚栅极悬空或接地的方式有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通速度，以及降低开关损耗。

公开(公告)号：CN108538912B

公开(公告)日：2021-02-12

申请号：CN201810425729.1

申请日：2018-05-07

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱春林 ,  罗海辉 ,  刘国友 ,  戴小平 ,  肖强 ,  覃荣震

IPC: H01L29/739 ,  H01L29/423

Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。

公开(公告)号：CN109755300B

公开(公告)日：2020-11-10

申请号：CN201811435318.7

申请日：2018-11-28

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱春林 ,  王亚飞 ,  王彦刚 ,  覃荣震 ,  戴小平 ,  罗海辉 ,  刘国友

IPC: H01L29/423 ,  H01L29/739

Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

公开(公告)号：CN108682688B

公开(公告)日：2020-11-10

申请号：CN201810148909.X

申请日：2018-02-13

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱春林 ,  朱利恒

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明公开了一种具有三维沟道的复合栅IGBT芯片，包括有多个元胞，元胞包括：位于元胞的中间区域的沟槽多晶硅栅电极；包围沟槽多晶硅栅电极的第一氧化层；通过向元胞在沟槽的两侧区域注入P型杂质而形成的P阱区；通过向P阱区在沟槽的两侧区域分别注入杂质而形成的掺杂区域，其中所述掺杂区域的宽度小于P阱区的宽度，掺杂区域包括N++掺杂区和P++掺杂区；位于元胞在掺杂区域的两侧区域上的第二氧化层，第二氧化层用以覆盖两个P阱区的两侧区域的表面、P阱区未设置掺杂区域的表面和部分掺杂区域；在第二氧化层上形成的平面多晶硅栅电极；覆盖平面多晶硅栅电极的第三氧化层。本发明可提升IGBT芯片的电流密度，以降低其导通压降。

公开(公告)号：CN111244151B

公开(公告)日：2023-06-23

申请号：CN201811444411.4

申请日：2018-11-29

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱春林 ,  王亚飞 ,  王彦刚 ,  覃荣震 ,  戴小平 ,  罗海辉 ,  刘国友

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。

公开(公告)号：CN115777137A

公开(公告)日：2023-03-10

申请号：CN202180042338.1

申请日：2021-03-31

Applicant: 丹尼克斯半导体有限公司 ,  株洲中车时代半导体有限公司

Inventor： 朱春林 ,  刘国友

IPC: H01L21/331

Abstract: 提供了一种功率半导体器件(1)，包括：半导体衬底(2)，其包括：选择性地设置在该半导体衬底的第一侧的基极层(5)，并且其中，该基极层具有第一导电类型；集电极层(3)，其设置在该半导体衬底的第二侧，其中，该第二侧与该第一侧相对，并且其中，该集电极层具有该第一导电类型；以及漂移层(4)，其具有与该第一导电类型相反的第二导电类型，其中，该漂移层布置在该集电极层(3)和该基极层(5)之间；设置在该半导体衬底(2)中的有源单元(15)，其中，该有源单元(15)包括具有该第二导电类型的发射极区(7)、作为该基极层(5)的一部分的有源基极区(5‑i)、包括栅极绝缘体(11)和设置在其中的有源栅电极(10)的有源栅极沟槽(9)，并且其中，该有源栅极沟槽(9)被配置为沿着第一方向Y从该半导体衬底(2)的第一侧的表面延伸到该漂移层(4)中；以及设置在该衬底(2)中并相邻该有源单元(15)的绝缘沟槽(17)，其中，该绝缘沟槽(17)填充有介电材料，其中，该有源单元(15)沿着垂直于该第一方向Y的第二方向X具有第一长度L1，并且该绝缘沟槽(17)沿着该第二方向Y具有第二长度L2，以及该第一长度L1和该第二长度L2满足0.5≤L2/L1≤2的关系。

公开(公告)号：CN108682624B

公开(公告)日：2020-12-08

申请号：CN201810149628.6

申请日：2018-02-13

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱春林 ,  朱利恒

IPC: H01L21/28 ,  H01L21/331 ,  H01L29/423 ,  H01L29/739 ,  H01L29/06

Abstract: 本发明公开了一种具有复合栅的IGBT芯片制作方法，包括：在晶圆基片上形成第一氧化层；对第一氧化层上的第一预设位置以及与第一预设位置下方对应的晶圆基片进行刻蚀，形成沟槽；然后再刻蚀去除第一氧化层，并在晶圆基片表面和在沟槽内表面形成第二氧化层；在沟槽内填充多晶硅，并在第二氧化层上形成多晶硅层，沟槽内的多晶硅与多晶硅层相连为一体形成多晶硅体；对多晶硅层上的第三预设位置进行刻蚀，使得多晶硅体分成平面栅极和带辅助栅的沟槽栅极。本发明方法制作出的具有复合栅的IGBT芯片，既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。

公开(公告)号：CN111599859B

公开(公告)日：2023-06-23

申请号：CN201910130201.6

申请日：2019-02-21

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  王政英 ,  朱春林 ,  苏元洪 ,  王彦刚 ,  戴小平

IPC: H01L29/74 ,  H01L21/332

Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法，晶闸管包括：依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层；在第一导电层的远离衬底层的一面上设置的阳极金属电极；在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区；及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极，衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区，两个第二导电区内均设置发射极区；两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单，能够与IGBT模块并联后保护IGBT模块不被过电压损坏。