-
公开(公告)号:CN112447507A
公开(公告)日:2021-03-05
申请号:CN201910818536.7
申请日:2019-08-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L21/033
Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法,包括以下步骤:S1:在衬底硅片上沉积初始氧化层作为硬掩膜层;S2:光刻定义出沟槽的图案,根据所述图案在所述硬掩膜层上刻蚀,形成具有第一宽度的开口,其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离;S3:通过所述开口在所述硅片上进行刻蚀,形成具有第一深度和第二宽度的沟槽,其中所述第二宽度大于所述第一宽度;S4:对所述硅片上形成的沟槽进行表面处理;S5:采用炉管生长栅氧化层,并在所述栅氧化层上沉积导电介质;S6:对所述掺杂多晶硅进行刻蚀形成栅极,并在所述硅片的背面进行金属化以形成背面电极。
-
公开(公告)号:CN112447507B
公开(公告)日:2024-06-18
申请号:CN201910818536.7
申请日:2019-08-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L21/033
Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法,包括以下步骤:S1:在衬底硅片上沉积初始氧化层作为硬掩膜层;S2:光刻定义出沟槽的图案,根据所述图案在所述硬掩膜层上刻蚀,形成具有第一宽度的开口,其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离;S3:通过所述开口在所述硅片上进行刻蚀,形成具有第一深度和第二宽度的沟槽,其中所述第二宽度大于所述第一宽度;S4:对所述硅片上形成的沟槽进行表面处理;S5:采用炉管生长栅氧化层,并在所述栅氧化层上沉积导电介质;S6:对所述掺杂多晶硅进行刻蚀形成栅极,并在所述硅片的背面进行金属化以形成背面电极。
-