-
公开(公告)号：CN117374067A
公开(公告)日：2024-01-09
申请号：CN202311399440.4
申请日：2023-10-25
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供了一种功率半导体模块及控制器，解决了功率模块的空间越来越小，各自独立封装的模块已不能满足空间尺寸的需求的问题。该功率半导体模块包括：基板、多个衬板和多个换流单元；其中每两个所述换流单元互相串联后设置在一个所述衬板上；多个所述衬板设置在所述基板上。
-
公开(公告)号：CN112992666B
公开(公告)日：2023-10-03
申请号：CN201911296255.6
申请日：2019-12-16
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种用于沟槽栅IGBT结构的CMP工艺方法，包括如下步骤：S10：在硅衬底上生成终端区氧化层。S20：去除有源区的介质层，保留终端区氧化层，露出硅衬底。S30：在有源区进行沟槽光刻并刻蚀，形成沟槽。S40：在有源区生成氧化层，形成栅氧。S50：在器件表面淀积多晶硅并且将所有沟槽填充满。S60：采用CMP对器件表面的多晶硅和终端区氧化层进行研磨直至表面平坦。本发明提供的用于沟槽栅IGBT结构的CMP工艺方法，采用一道CMP工艺即可实现多晶硅和氧化层的研磨，工艺流程更为紧凑，同时也实现了晶圆表面良好的平坦化。
-
公开(公告)号：CN113054015B
公开(公告)日：2023-09-08
申请号：CN201911367261.6
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。
-
公开(公告)号：CN112750695B
公开(公告)日：2023-08-29
申请号：CN202011450568.5
申请日：2020-12-09
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种沟槽栅IGBT器件及其制作方法，所述方法包括以下步骤：在衬底上表面形成阻挡层；通过图形化阻挡层显露部分衬底的上表面，在显露的部分衬底的上表面刻蚀形成沟槽；形成第一栅氧层；填充第一掺杂的第一多晶硅层，以填满沟槽；刻蚀第一多晶硅层直至保留所述沟槽底部的第一多晶硅层，第一多晶硅层形成第一栅极；移除阻挡层；形成预设第一厚度的氧化层；磨去部分氧化层直至保留预设第二厚度的氧化层，再刻蚀预设第二厚度的氧化层直至保留预设第三厚度的氧化层；形成第二栅氧层；填充第二掺杂的第二多晶硅层，以填满沟槽；刻蚀第二多晶硅层形成第二栅极。所述方法克服了IGBT器件中沟槽的氧化层下凹的缺陷，提高了IGBT器件的可靠性。
-
公开(公告)号：CN112098789B
公开(公告)日：2023-06-13
申请号：CN202010771882.7
申请日：2020-08-04
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种IGBT模块寿命的统计方法、装置、电子设备及存储介质，所述方法包括获取待测IGBT模块的集电极与发射极之间的电压值随功率循环次数变化的变化曲线；以所述待测IGBT模块内的所有键合点为子样本，获取所述变化曲线上每个电压突变点对应的功率循环次数和键合点的总失效率；根据所述变化曲线上所有电压突变点对应的功率循环次数和键合点的总失效率，得到键合点的总失效率与功率循环次数的关系式；根据键合点的总失效率与功率循环次数的关系式，获得预设键合点失效率对应的功率循环次数，以得到所述待测IGBT模块的循环寿命。该方法可以减少IGBT模块样本数量并节省大量的试验时间，经济成本和时间成本得到很好的控制。
-
Patent Agency Ranking
公开(公告)号：CN116130512A
公开(公告)日：2023-05-16
申请号：CN202211679354.4
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H01L29/16 , H02M1/00
Abstract: 本公开提供一种半导体器件及其制备方法、电力变换装置。该半导体器件，包括：半导体层，具有彼此相对的第一侧表面和第二侧表面面，半导体层被划分出用于构造晶体管的晶体管区和用于构造二极管的二极管区，半导体层包括位于其第一侧表面中晶体管区所处区域内侧的多个源区；多个第一沟槽，设置在半导体层的第一侧表面中晶体管区所处区域上，多个第一沟槽内部分别设置栅极结构，栅极结构与源区相连；多个第二沟槽，设置在半导体层的第一侧表面中二极管区所处区域上，多个第二沟槽内部分别设置虚设栅极结构；第一电极，设置在半导体层的第一侧表面上，与多个源区导电接触，与栅极结构之间由层间介质层隔开，且与虚设栅极结构导电接触。
-
公开(公告)号：CN116053246A
公开(公告)日：2023-05-02
申请号：CN202310036088.1
申请日：2023-01-06
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/498 , H01L23/14
Abstract: 本发明提供了一种半导体功率模块及功率器件，该功率模块包括衬板，衬板表面具有多个沿第一方向依次分布的金属层，金属层至少包括依次分布的第一金属层、第二金属层以及第三金属层；第一金属层与第三金属层均为沿垂直于第一方向的第二方向延伸的条状，第二金属层与第一金属层以及第三金属紧邻且第二金属层与衬板在第二方向上的宽度彼此匹配。基于本发明的技术方案，通过对金属层进行布局设计，减少小面积金属孤岛的数量并进行整合，提高衬板表面空间的利用率，最大限度地扩大其中一个至少金属层的面积，作为芯片焊接区域，从而降低器件的热阻，能够提升器件的电流等级，满足承受大电流高电压的半导体功率模块的要求。
-
公开(公告)号：CN116053134A
公开(公告)日：2023-05-02
申请号：CN202211651576.5
申请日：2022-12-21
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739
Abstract: 本公开提供一种半导体器件的制备方法和半导体器件。半导体器件的制备方法包括：第一部分处理过程，包括全部工艺温度大于或等于900℃的处理步骤，以在半导体层的第一面上形成沟槽，在所述沟槽中形成栅极结构，在所述半导体层的所述第一面上形成第二导电类型的阱区，在所述阱区的表面内形成第一导电类型的源区，所述沟槽的深度大于所述阱区的深度；阈值电压调节过程，包括通过离子注入工艺至少调整所述阱区中用于形成反型层的区段中的部分区段的掺杂浓度；第二部分处理过程，全部工艺温度均小于或等于600℃。该制备方法可实现对阈值电压的精细调控，且对器件其他参数影响轻微。
-
公开(公告)号：CN116031292A
公开(公告)日：2023-04-28
申请号：CN202211689741.6
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H01L29/16 , H02M1/00
Abstract: 本公开提供一种功率半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一面和第二面，在第一面上设置有凹槽，半导体层包括第一导电类型的第一半导体区域、第二导电类型的第二半导体区域、第一导电类型的第三半导体区域；栅极；栅绝缘层；其中，第一半导体区域在凹槽的表面形成第一表面区域，第二半导体区域在凹槽的表面形成第二表面区域，第三半导体区域在凹槽的表面形成第三表面区域，第二表面区域环绕第一表面区域，第三表面区域环绕第二表面区域，第一表面区域、第二表面区域和第三表面区域连为一体，第二表面区域与栅极相对设置，以受栅极的电压控制形成连接第一半导体区域和第三半导体区域的反型层。
-
公开(公告)号：CN115985953A
公开(公告)日：2023-04-18
申请号：CN202211689631.X
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H02M1/00
Abstract: 本公开提供一种半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，第二沟槽组包括1个第二沟槽或者包括沿第一方向排列的多个第二沟槽，第一沟槽和第二沟槽均沿第二方向延伸，第一方向与第二方向平行于半导体层所处平面且彼此相交，与第一沟槽相邻的第二沟槽包括沿第二方向延伸的主体区域以及从主体区域朝向相邻第一沟槽方向凸出的枝节区域，主体区域同侧的枝节区域间隔设置，半导体层包括与第一沟槽相连的源区，源区位于第一沟槽与第二沟槽的枝节区域之间；栅极结构；假栅极结构；第一电极；层间介质层；第二电极。
-
-
-
-
-
-
-
-
-
Search Results
144
records
(took 0.033 seconds)
