一种半导体器件的表面平坦化方法

    公开(公告)号:CN114005748A

    公开(公告)日:2022-02-01

    申请号:CN202111267168.5

    申请日:2021-10-28

    Abstract: 本发明涉及一种半导体器件的表面平坦化方法,包括如下步骤,在硅衬底上沉积氧化层和氮化硅;对打开区域进行氧化形成终端区氧化层;沉积硬掩膜层;进行光刻,然后对硬掩膜层进行刻蚀;使用硬掩膜层充当刻蚀阻挡层,进行有源区沟槽刻蚀;去除沟槽内损伤层,然后生长栅氧氧化层;表面淀积多晶硅,多晶硅填充满所有沟槽;进行CMP研磨,实现晶圆表面平坦化;同步刻蚀氮化硅和氧化层,停留在元胞区氧化层上;将元胞区域沟槽内高于硅平面的多晶硅和氧化层进行刻蚀,停留在与硅衬底表面,实现平坦化;本发明避免终端区的多晶硅残留,不需要引入格外工艺去除硬掩膜层,工艺简单,可以准确实现终点信号抓取,实现平坦化效果,保证产品的均一性。

    一种用于沟槽栅IGBT结构的CMP工艺方法

    公开(公告)号:CN112992666B

    公开(公告)日:2023-10-03

    申请号:CN201911296255.6

    申请日:2019-12-16

    Abstract: 本发明提供一种用于沟槽栅IGBT结构的CMP工艺方法,包括如下步骤:S10:在硅衬底上生成终端区氧化层。S20:去除有源区的介质层,保留终端区氧化层,露出硅衬底。S30:在有源区进行沟槽光刻并刻蚀,形成沟槽。S40:在有源区生成氧化层,形成栅氧。S50:在器件表面淀积多晶硅并且将所有沟槽填充满。S60:采用CMP对器件表面的多晶硅和终端区氧化层进行研磨直至表面平坦。本发明提供的用于沟槽栅IGBT结构的CMP工艺方法,采用一道CMP工艺即可实现多晶硅和氧化层的研磨,工艺流程更为紧凑,同时也实现了晶圆表面良好的平坦化。

    一种用于沟槽栅IGBT结构的CMP工艺方法

    公开(公告)号:CN112992666A

    公开(公告)日:2021-06-18

    申请号:CN201911296255.6

    申请日:2019-12-16

    Abstract: 本发明提供一种用于沟槽栅IGBT结构的CMP工艺方法,包括如下步骤:S10:在硅衬底上生成终端区氧化层。S20:去除有源区的介质层,保留终端区氧化层,露出硅衬底。S30:在有源区进行沟槽光刻并刻蚀,形成沟槽。S40:在有源区生成氧化层,形成栅氧。S50:在器件表面淀积多晶硅并且将所有沟槽填充满。S60:采用CMP对器件表面的多晶硅和终端区氧化层进行研磨直至表面平坦。本发明提供的用于沟槽栅IGBT结构的CMP工艺方法,采用一道CMP工艺即可实现多晶硅和氧化层的研磨,工艺流程更为紧凑,同时也实现了晶圆表面良好的平坦化。

    一种用于背面曝光的静电载片

    公开(公告)号:CN216210476U

    公开(公告)日:2022-04-05

    申请号:CN202122746352.X

    申请日:2021-11-10

    Abstract: 本实用新型涉及一种用于背面曝光的静电载片,包括装载晶圆的载板,所述载板上设置有通孔,晶圆上设置有标记,所述通孔的位置和标记的位置相对应,所述通孔的中心位置和背面对准镜头中心位置的距离不大于背面对准镜头和载板中心位置距离的15%,所述通孔的内切圆的直径大于背面对准镜头直径,本实用新型可以实现带载片对产品晶圆进行背面曝光,不需要对晶圆进行二次键合,也不需要使用特殊的透明的载板,可以直接使用背面对准镜头对圆晶背面进行曝光,极大的节省了加工的时间和费用成本。

Patent Agency Ranking