-
公开(公告)号:CN116979938A
公开(公告)日:2023-10-31
申请号:CN202311001443.8
申请日:2023-08-09
Applicant: 株洲中车时代半导体有限公司
IPC: H03K17/082
Abstract: 本发明提供了一种功率半导体模块及电子设备,解决了IGBT当发生过流或短路故障时,由于芯片温升过高而烧损的问题。所述功率半导体模块包括:芯片和短路保护单元;所述芯片包括:发射极和栅极;所述短路保护单元连接在所述发射极和所述栅极之间,用于抑制短路电流。
-
公开(公告)号:CN111129132B
公开(公告)日:2023-09-08
申请号:CN201811277607.9
申请日:2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明提出了一种IGBT器件,其包括:从下至上依次设置的集电极金属层、P+区、N′区以及N‑区,N‑区的顶部形成有台阶型的沟槽,沟槽的不同台阶上形成有沟槽栅和平面栅。使用本发明的优点在于,相比于单一结构的沟槽型IGBT器件,本器件结合了沟槽栅和平面栅两种栅极结构,因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成,可以具有同样的栅极氧化层厚度。
-
公开(公告)号:CN116092942A
公开(公告)日:2023-05-09
申请号:CN202310020546.2
申请日:2023-01-06
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/10
Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件,解决了栅极氧化层电场应力过大,进而影响器件长期可靠性,甚至导致器件失效的问题。包括:提供一衬底;在衬底上形成外延层;在外延层的上表面进行离子注入,以在外延层上形成第一导电类型阱区;对第一导电类型阱区的上表面进行离子注入,以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层;对子第二导电类型掺杂层进行沟槽刻蚀;在沟槽内填充多晶硅;在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层;去除沟槽内的多晶硅;进行至少两组离子倾斜注入,以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层;去除掩膜层。
-
公开(公告)号:CN116087730A
公开(公告)日:2023-05-09
申请号:CN202211707188.4
申请日:2022-12-29
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供了一种半导体器件功率试验装置及试验方法,该方法包括:获取对待测器件施压的上散热器的各个位置所受到的压力的压力数据;根据所述压力数据,判断所述上散热器各个位置受力的均匀性是否满足要求;在所述上散热器各个位置受力的均匀性不满足要求时,依次调节施压模块的与所述上散热器的各个位置相对应接触的多个调节螺杆的扭矩;在所述均匀性满足要求时,通电进行功率试验。基于本发明的技术方案,提供一种双面散热功率半导体器件在功率试验中的压力均匀性测试与修正控制策略,提升双面散热功率半导体器件的散热可靠性。
-
公开(公告)号:CN116053311A
公开(公告)日:2023-05-02
申请号:CN202211688584.7
申请日:2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种沟槽栅IGBT器件及其制造方法、电子设备,该沟槽栅IGBT器件包括:N阱、P阱、多晶硅栅极层和深能级施主掺杂层;P阱设置于N阱上,P阱和N阱开设有若干沟槽,多晶硅栅极层设置于各沟槽内;深能级施主掺杂层设置于各沟槽的底部,且深能级施主掺杂层与各沟槽的底部连接。在部分高结温极限工况下,特定掺杂浓度的深能级施主掺杂层的杂质可以起到复合中心的作用,释放电子与空穴复合,降低沟槽底部附近空穴浓度。在高结温时,深能级施主掺杂层费米能级下降到杂质能级以下,杂质自动电离产生大量电子,与空穴复合,降低空穴浓度,抑制电场峰形成,避免电场、结温正循环造成器件失效。
-
公开(公告)号:CN116013970A
公开(公告)日:2023-04-25
申请号:CN202211689656.X
申请日:2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本发明提供一种半导体器件及其制造方法、导通电压回跳的优化方法。该半导体器件包括:第一元件部分,所述第一元件部分位于衬底上,所述第一元件部分为绝缘栅双极型晶体管的工作区;以及第二元件部分,所述第二元件部分位于所述衬底上,所述第二元件部分为二极管的工作区;所述第一元件部分包括:第一集电极区、第一漂移区、第一基区、第二基区、至少一个第一接触区和多个第一沟槽;所述第二元件部分包括:第二集电极区、第二漂移区、第三基区和多个第二沟槽;所述半导体器件还包括:第一接触电极和第二接触电极。通过调节逆导IGBT芯片上FRD区多晶硅栅的掺杂类型,让FRD阳极更快产生空穴注入,从而尽早让FRD进入双极导通状态,降低导通压降,消除回跳。
-
公开(公告)号:CN114242586A
公开(公告)日:2022-03-25
申请号:CN202111543886.0
申请日:2021-12-16
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/06 , H01L29/08 , H01L29/739 , H01L27/06
Abstract: 本申请提供了一种RC‑IGBT元胞的制备方法及RC‑IGBT芯片,该制备方法包括:对半导体基板进行处理并在其上形成由氧化层和多晶硅组成的栅极;在所述栅极的中部刻蚀出多个孔洞区;通过一具有预设结构的光刻版在所述孔洞区进行N+发射极的注入,其中注入有所述N+发射极的区域为IGBT区,未注入所述N+发射极的区域为FRD区。本申请提供的制备方法通过对条形栅极分段,通过在栅极的中部刻蚀出多个孔洞区,并利用有预设结构的光刻版在孔洞区合理布局N+发射极的位置,让没有被沟道短路的二极管部分率先进入电导调制状态,能有效降低VF,优化了VF‑shift。
-
公开(公告)号:CN114121923A
公开(公告)日:2022-03-01
申请号:CN202010898625.X
申请日:2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L25/18 , H01L25/07 , H01L23/367 , H02M7/00
Abstract: 本发明提供一种功率半导体模块封装结构,包括:封装基板、封装管壳、半桥型功率半导体模块;封装管壳与封装基板紧固连接,形成容纳空间;半桥型功率半导体模块设置在容纳空间内;半桥型功率半导体模块包括并联设置在封装基板上的配对的上开关管和下开关管,且上开关管和下开关管在水平方向相对设置;上开关管包括键合在基板上的第一衬板和键合在第一衬板上的功率半导体芯片组、主功率端子和辅助控制端子;下开关管包括键合在基板上的第二衬板和键合在第二衬板上的功率半导体芯片组、主功率端子和辅助控制端子;第一衬板和第二衬板之间通过主功率端子、辅助控制端子和模块级键合线连接,主功率端子和辅助控制端子的顶部外延伸出封装管壳。
-
公开(公告)号:CN114019341A
公开(公告)日:2022-02-08
申请号:CN202111301375.8
申请日:2021-11-04
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明一个或多个实施例提供一种IGBT动态测试的过电流保护电路及IGBT动态测试系统,过电流保护电路包括:保护开关和控制电路;所述控制电路与所述保护开关的第一端、第二端以及第三端连接,所述保护开关的第二端与电源电路连接,第三端与IGBT动态测试回路连接;在所述IGBT动态测试回路中的被测IGBT失效短路时,所述控制电路检测所述保护开关第二端与第三端之间的第一电压,并在所述第一电压超过预设参考电压时关断所述保护开关,切断所述电源电路的直通放电通道。本发明能够在IGBT动态测试系统出现失效过电流时能有效限制回路电流,保护整个系统不会受到大电流的冲击,电路结构简单,且快速又可靠。
-
公开(公告)号:CN111106084B
公开(公告)日:2021-08-10
申请号:CN201811249360.X
申请日:2018-10-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/482 , H01L23/498 , H01L23/49 , H01L21/60
Abstract: 本申请提供了一种用于引线键合的衬底金属层结构以及功率半导体器件,衬底金属层结构自下而上依次包括:衬底;金属层,其设置在该衬底的上表面;以及引线,其设置在该金属层的远离该衬底的表面上并与该金属层形成引线键合;其中,该金属层包括叠置而成的多个子金属层,并且该多个子金属层的表面积自下而上逐渐减小。通过该衬底金属层结构及功率半导体器件,可以成功实现降低引线键合失效率,且金属层应力较小,工艺实现简单,成本较低,提高了器件的可靠性。
-
-
-
-
-
-
-
-
-