-
公开(公告)号：CN115985856A
公开(公告)日：2023-04-18
申请号：CN202211669039.3
申请日：2022-12-23
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供功率半导体模块及其制造方法，包括顶板和壳体，其中，顶板设置在壳体顶部，顶板和壳体之间形成密闭空腔，密闭空腔内从上而下依次设置有电极、半导体芯片和底板，电极与半导体芯片对应设置。本发明将模块内部形成一个完全密封的空腔，在完全密封的环境下，有效阻止外部物质进入功率半导体模块内心成损伤，良好地保护以防腐蚀和/或由于湿气和/或其他围绕功率半导体模块的有害物质可能引起的其他损坏。
-
公开(公告)号：CN113054016B
公开(公告)日：2023-04-07
申请号：CN201911370082.8
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/088
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN112201688B
公开(公告)日：2023-04-07
申请号：CN202010864142.8
申请日：2020-08-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本公开提供一种逆导型IGBT芯片，包括第一导电类型衬底；若干间隔设置于所述衬底下方且与所述集电区相邻接的第一导电类型短路区；其中，所述短路区位于以芯片中心为中心的第一预设范围外；在所述第一预设范围外且于第二预设范围内，所述短路区的总面积与所述集电区的面积的比值为第一预设阈值；在所述第二预设范围外且于第三预设范围内，所述短路区的总面积与所述集电区的面积的比值为第二预设阈值；在所述第三预设范围外且于所述芯片边缘范围内，所述短路区的总面积与所述集电区的面积的比值为第三预设阈值。不仅解决了逆导型IGBT芯片的初次和二次电压折回现象，还降低了芯片的终端区的注入效率，从而降低了器件的高温漏电流。
-
公开(公告)号：CN111916422B
公开(公告)日：2023-01-24
申请号：CN202010668595.3
申请日：2020-07-13
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/498 , H01L23/538 , H01L23/00 , H01L25/04 , H01L25/07 , H01L25/16
Abstract: 本发明提供一种功率模块封装结构，包括基板、陶瓷衬板、直流功率端子和交流功率端子。其中，陶瓷衬板键合在基板上。直流功率端子和交流功率端子键合在陶瓷衬板上。直流功率端子不少于两个，直流功率端子之间具有沿水平方向相对重合的部分，并且直流功率端子上沿水平方向相对重合的部分之间具有间隙。本发明提供的功率模块封装结构，通过直流功率端子之间间隔设置的沿水平方向大面积重合的部分，能够有效降低功率模块封装的整体电感。
-
公开(公告)号：CN111106073B
公开(公告)日：2022-08-05
申请号：CN201811257130.8
申请日：2018-10-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及一种功率半导体器件的低应力薄膜结构，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，所述第二导电层穿过绝缘层与所述第一导电层部分接触。本发明设计的膜层结构，既可以保护芯片在封装过程中不受损伤，同时可以提升芯片封装的成品率，且各膜层之间应力较小，工艺实现简单，成本较低。此外，该膜层结构也有利于提高器件的可靠性，使器件在运行过程中，特别是在高温、高压、高震动等恶劣环境中得以正常工作。
-
Patent Agency Ranking
公开(公告)号：CN114628530A
公开(公告)日：2022-06-14
申请号：CN202011474140.4
申请日：2020-12-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/868 , H01L29/06 , H01L21/329
Abstract: 本公开提供一种快恢复二极管、芯片及其制作方法，包括：P+型阳极区、基区和N+型阴极区，在所述基区靠近所述N+阴极区的部分还包括：至少一个埋层区，所述至少一个埋层区包括具有第一掺杂类型的第一部分和具有第二掺杂类型的第二部分，所述第一部分与所述第二部分构成PN结。
-
公开(公告)号：CN114203542A
公开(公告)日：2022-03-18
申请号：CN202010875112.7
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/02 , B24B37/04
Abstract: 本发明提供了一种晶圆表面的处理方法，通过在所述晶圆表面进行减薄工艺处理期间，先采用第一类研磨工艺进行研磨，使得所述第二区域的减薄厚度大于所述第一区域的减薄厚度，然后采用第二类研磨工艺仅对所述第一区域进行研磨，从而对所述第二表面进行了区域选择性应力释放，使所述第二表面的应力分布得到互补，进而显著性改善SiC晶圆减薄后的翘曲度，减小翘曲度对后续工艺的影响。
-
公开(公告)号：CN109768075B
公开(公告)日：2021-10-01
申请号：CN201711097975.0
申请日：2017-11-09
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括：漂移层；位于漂移层的第一表面上的P型层；位于漂移层的第二表面上的N‑缓冲层；通过向N‑缓冲层注入N型离子而形成的N++掺杂层，其中N++掺杂层的厚度小于N‑缓冲层的厚度；通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽，沟槽的底部10接触所述N‑缓冲层；通过沟槽向N‑缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区，其中P++掺杂区的厚度小于N‑缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果，进而同时降低了FCE二极管阴极面的接触电阻。
-
公开(公告)号：CN113130665A
公开(公告)日：2021-07-16
申请号：CN201911395653.3
申请日：2019-12-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/872 , H01L29/06
Abstract: 本发明公开了一种碳化硅肖特基二极管芯片的元胞结构，包括：位于衬底之上的漂移区，漂移区表面向下设置有邻接的阱区和JFET区，位于阱区之上与阱区形成欧姆接触的欧姆金属，位于JFET区之上的鳍式结构，设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属，以及位于衬底之下的阴极。本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触，增加了肖特基接触的面积，扩大了导通电流的路径，降低了芯片的导通电阻，同时有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应，降低了在反向阻断工况时肖特基接触中心位置的电场强度，保持或降低了反偏时的漏电几率。
-
公开(公告)号：CN113035787A
公开(公告)日：2021-06-25
申请号：CN201911359251.8
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/043 , H01L23/367 , H01L21/52 , H01L25/065
Abstract: 本发明提供了一种逆导型功率半导体模块封装结构及其封装方法，该封装结构包括基板，所述基板上设置有多个功能单元，所述功能单元包括相对设置的第一衬板与第二衬板，所述第一衬板上设置有第一金属层，所述第二衬板上设置有第二金属层，所述第一金属层与所述第二金属层上均设置有芯片模块，所述芯片模块由轴对称分布的由多个逆导型芯片组成，所述逆导型芯片的栅极区域位于其边角处且所述多个逆导型芯片的栅极区关于芯片模块的中心呈中心对称；本发明中采用对称且栅极中心对称布局的逆导型芯片，可以极大地减小模块中的电感。本发明的封装方法用于制作以上封装结构。
-
-
-
-
-
-
-
-
-
Search Results
144
records
(took 0.076 seconds)
