公开(公告)号：CN112992666A

公开(公告)日：2021-06-18

申请号：CN201911296255.6

申请日：2019-12-16

Applicant: 株洲中车时代半导体有限公司

Inventor： 曾琪 ,  罗海辉 ,  罗湘 ,  谭灿健 ,  何逸涛 ,  文高

IPC: H01L21/28 ,  H01L21/02

Abstract: 本发明提供一种用于沟槽栅IGBT结构的CMP工艺方法，包括如下步骤：S10：在硅衬底上生成终端区氧化层。S20：去除有源区的介质层，保留终端区氧化层，露出硅衬底。S30：在有源区进行沟槽光刻并刻蚀，形成沟槽。S40：在有源区生成氧化层，形成栅氧。S50：在器件表面淀积多晶硅并且将所有沟槽填充满。S60：采用CMP对器件表面的多晶硅和终端区氧化层进行研磨直至表面平坦。本发明提供的用于沟槽栅IGBT结构的CMP工艺方法，采用一道CMP工艺即可实现多晶硅和氧化层的研磨，工艺流程更为紧凑，同时也实现了晶圆表面良好的平坦化。

公开(公告)号：CN107564815B

公开(公告)日：2021-05-14

申请号：CN201610507639.8

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/423 ,  H01L29/739

Abstract: 一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

公开(公告)号：CN112750695A

公开(公告)日：2021-05-04

申请号：CN202011450568.5

申请日：2020-12-09

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  何逸涛 ,  罗湘 ,  谭灿健 ,  孙小虎 ,  杜龙欢

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种沟槽栅IGBT器件及其制作方法，所述方法包括以下步骤：在衬底上表面形成阻挡层；通过图形化阻挡层显露部分衬底的上表面，在显露的部分衬底的上表面刻蚀形成沟槽；形成第一栅氧层；填充第一掺杂的第一多晶硅层，以填满沟槽；刻蚀第一多晶硅层直至保留所述沟槽底部的第一多晶硅层，第一多晶硅层形成第一栅极；移除阻挡层；形成预设第一厚度的氧化层；磨去部分氧化层直至保留预设第二厚度的氧化层，再刻蚀预设第二厚度的氧化层直至保留预设第三厚度的氧化层；形成第二栅氧层；填充第二掺杂的第二多晶硅层，以填满沟槽；刻蚀第二多晶硅层形成第二栅极。所述方法克服了IGBT器件中沟槽的氧化层下凹的缺陷，提高了IGBT器件的可靠性。

公开(公告)号：CN112635404A

公开(公告)日：2021-04-09

申请号：CN202011355642.5

申请日：2020-11-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 李寒 ,  罗海辉 ,  李星峰 ,  石廷昌 ,  常桂钦 ,  彭勇殿 ,  吴义伯 ,  曾雄 ,  张文浩

IPC: H01L23/04 ,  H01L21/52 ,  H05K1/18

Abstract: 本发明涉及一种功率子模块、其制作方法以及转模压接式功率模块，涉及电力电子技术领域，用于解决结构复杂、封装可靠性较差的技术问题。本发明的功率子单元包括绝缘胶框以及芯片，由于绝缘胶框是用胶体在所述芯片组件上以直接转模的方式而形成，避免了现有技术中将单个的芯片、上钼片和下钼片等部件逐一地放入侧框中并对其一一进行定位的多道工序，因此不仅简化了定位工序；还由于绝缘胶框为一体形成的，因此其并不存在装配缝隙，也无需后续的涂胶处理，从而也简化了涂胶工序，因此本发明的功率子单元的工序简单易操作；并且使功率子单元能够实现功率子单元一体化绝缘的保护方式，从而保证良好的绝缘效果和封装可靠性。

公开(公告)号：CN112201688A

公开(公告)日：2021-01-08

申请号：CN202010864142.8

申请日：2020-08-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱利恒 ,  罗海辉 ,  肖强 ,  覃荣震 ,  王梦洁

IPC: H01L29/739 ,  H01L29/06

Abstract: 本公开提供一种逆导型IGBT芯片，包括第一导电类型衬底；若干间隔设置于所述衬底下方且与所述集电区相邻接的第一导电类型短路区；其中，所述短路区位于以芯片中心为中心的第一预设范围外；在所述第一预设范围外且于第二预设范围内，所述短路区的总面积与所述集电区的面积的比值为第一预设阈值；在所述第二预设范围外且于第三预设范围内，所述短路区的总面积与所述集电区的面积的比值为第二预设阈值；在所述第三预设范围外且于所述芯片边缘范围内，所述短路区的总面积与所述集电区的面积的比值为第三预设阈值。不仅解决了逆导型IGBT芯片的初次和二次电压折回现象，还降低了芯片的终端区的注入效率，从而降低了器件的高温漏电流。

公开(公告)号：CN112198754A

公开(公告)日：2021-01-08

申请号：CN202010858483.4

申请日：2020-08-24

Applicant: 株洲中车时代半导体有限公司

Inventor： 李登峰 ,  文高 ,  谭灿健 ,  罗海辉

IPC: G03F1/42 ,  G03F9/00 ,  H01L21/308

Abstract: 本发明公开了一种光刻掩模板、对准标记及其制备方法以及湿法刻蚀方法，光刻掩模板包括预定对准标记图案的曝光区，位于曝光区内围的至少一个第一遮光区域，位于曝光区的外围的第二遮光区域以及用于连接第一遮光区域和第二遮光区域的至少一个第一遮光连接带区。该光刻掩模板可以在将预定对准标记图案转移到光刻胶层时，使光刻胶层中的独立图形与预定对准标记图案的轮廓外围的光刻胶层连接，避免光刻胶层中的小尺寸独立图形在后续湿法刻蚀工艺中被冲走，从而提高了光刻胶层整体的稳定性，减少了器件因光刻胶层中的独立图形脱落产生的缺陷。

公开(公告)号：CN111986991A

公开(公告)日：2020-11-24

申请号：CN202010838550.6

申请日：2020-08-19

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘启军 ,  王亚飞 ,  李诚瞻 ,  陈喜明 ,  赵艳黎 ,  郑昌伟 ,  张超 ,  罗海辉

IPC: H01L21/04 ,  H01L21/033 ,  H01L29/78 ,  H01L29/06

Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。

公开(公告)号：CN113053746B

公开(公告)日：2024-07-09

申请号：CN201911374549.6

申请日：2019-12-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 姚尧 ,  罗海辉 ,  肖强 ,  罗湘 ,  何逸涛 ,  丁杰 ,  刘葳 ,  刘武平 ,  冯宇 ,  卜毅

IPC: H01L21/331 ,  H01L21/263 ,  H01L29/739

Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。

公开(公告)号：CN112201579B

公开(公告)日：2024-07-09

申请号：CN202010872619.7

申请日：2020-08-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 魏伟 ,  罗烨辉 ,  赵艳黎 ,  王志成 ,  龚芷玉 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/308 ,  H01L23/544

Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。

公开(公告)号：CN112447507B

公开(公告)日：2024-06-18

申请号：CN201910818536.7

申请日：2019-08-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 唐云 ,  罗海辉 ,  谭灿健 ,  罗湘 ,  杜龙欢 ,  刘少杰 ,  刘斌 ,  易彬

IPC: H01L21/28 ,  H01L21/033

Abstract: 本发明提供一种提高沟槽栅击穿特性的GOI测试样片制造方法，包括以下步骤：S1：在衬底硅片上沉积初始氧化层作为硬掩膜层；S2：光刻定义出沟槽的图案，根据所述图案在所述硬掩膜层上刻蚀，形成具有第一宽度的开口，其中所述第一宽度指的是所述开口在平行于所述硅片的方向上的距离；S3：通过所述开口在所述硅片上进行刻蚀，形成具有第一深度和第二宽度的沟槽，其中所述第二宽度大于所述第一宽度；S4：对所述硅片上形成的沟槽进行表面处理；S5：采用炉管生长栅氧化层，并在所述栅氧化层上沉积导电介质；S6：对所述掺杂多晶硅进行刻蚀形成栅极，并在所述硅片的背面进行金属化以形成背面电极。