-
公开(公告)号：CN116130515A
公开(公告)日：2023-05-16
申请号：CN202211678524.7
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/45
Abstract: 本发明提供了一种欧姆接触的退火方法及功率半导体器件，解决了由于激光退火温度较高，导致退火工艺完成后合金层的表面状态糟糕，从而影响器件电学性能与可靠性的问题。该欧姆接触的退火方法，包括：提供一晶圆；在所述晶圆的退火面形成第一金属层；在所述第一金属层远离所述晶圆的一侧形成隔离金属层；在所述隔离金属的表面进行激光退火，以将所述第一金属层和部分所述晶圆形成欧姆接触层；去除所述隔离金属层。
-
公开(公告)号：CN116130432A
公开(公告)日：2023-05-16
申请号：CN202211679329.6
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
-
公开(公告)号：CN112993009B
公开(公告)日：2023-04-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN114578651A
公开(公告)日：2022-06-03
申请号：CN202011389376.8
申请日：2020-12-02
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供了一种用于投影光刻最佳焦距测定的掩膜版，包括包括掩膜版本体，掩膜版本体上均匀设有n条相互平行的分割线，将n条所述分割线均分为p个曝光场，所述分割线呈矩形，分割线的线宽为光刻机的极限解析度的0.8‑1.8倍，相邻两条分割线的间距为曝光场上的透光区域，所述间距等于线宽；本发明提供的用于投影光刻最佳焦距测定的掩膜版能快速的完成光刻机最佳焦距的测定，并且可以对未知工艺的最佳曝光条件进行快速测定。
-
公开(公告)号：CN114038748A
公开(公告)日：2022-02-11
申请号：CN202111255231.3
申请日：2021-10-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/04 , H01L21/67 , B24B37/04
Abstract: 本申请提供一种晶圆减薄方法、半导体器件的制备方法及半导体器件。所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面上应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。该方法通过对半导体器件制备过程中，晶圆减薄面进行区域化不同程度的应力释放，能够精准改善或消除衬底减薄过程产生的翘曲度，避免对后续工艺造成严重影响。该方法充分考虑了晶圆翘曲的分布情况，针对性改善晶圆翘曲的同时不会造成晶圆反向翘曲。该方法简单便捷，成本低，效果好，易实现。
-
Patent Agency Ranking
公开(公告)号：CN109755109B
公开(公告)日：2021-05-25
申请号：CN201711091300.5
申请日：2017-11-08
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/335
Abstract: 本发明公开了一种SiC JBS器件阳极电极的制造方法，包括：在SiC JBS器件的有源层上沉积保护层，进行高温退火，有源层包括间隔排列的P型掺杂区和N型掺杂区；对保护层进行光刻和刻蚀；在刻蚀后的保护层和裸露出的P型掺杂区上沉积第一金属层；进行第一次退火，使得P型掺杂区与其上的第一金属层之间形成构成欧姆接触的金属硅化物；去除第一金属层和保护层；在P型掺杂区上的金属硅化物以及N型掺杂区上沉积第二金属层；进行第二次退火，使得N型掺杂区与其上方的第二金属层之间形成肖特基接触。因此，采用本发明利用刻蚀后的保护层有效隔离N型掺杂区与第一金属层，从而形成良好的P型欧姆接触和N型肖特基接触。
-
公开(公告)号：CN112216605A
公开(公告)日：2021-01-12
申请号：CN201910616287.3
申请日：2019-07-09
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/331 , H01L21/336 , H01L29/739 , H01L29/78
Abstract: 本发明提供了一种碳化硅沟槽，其具有侧壁陡直和底部圆滑的沟槽结构。本发明还提供了一种碳化硅沟槽的制备方法。本发明提供的侧壁陡直、底部圆滑的碳化硅沟槽既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。本发明提供的方法可以制备得到具有侧壁陡直和底部圆滑的沟槽结构，工艺步骤简单，能够极大地提高工艺效率和节约成本。
-
公开(公告)号：CN107785250B
公开(公告)日：2020-12-11
申请号：CN201610785226.6
申请日：2016-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/285 , H01L21/329
Abstract: 本发明提供了一种碳化硅肖特基接触制作方法，包括以下步骤：a.在碳化硅基体表面溅射肖特基接触金属材料；b.将步骤a处理后的碳化硅基体进行加热处理；c.使步骤b处理后的碳化硅基体在惰性气氛下冷却；d.在冷却后的碳化硅基体表面进一步溅射阳极金属材料；e.先后刻蚀除去非肖特基接触区的阳极金属材料和肖特基接触材料，形成肖特基接触区。本发明还提供了一种碳化硅肖特基二极管的制造方法。本发明在形成肖特基接触图形中只需进行一次光刻，简化了肖特基接触的形成步骤。本发明提供的肖特基接触制作方法可有效防止肖特基接触金属被自然氧化，同时防止肖特基接触金属表面的有机物及颗粒的污染，从而提高肖特基接触和相应二极管的品质。
-
公开(公告)号：CN111933685A
公开(公告)日：2020-11-13
申请号：CN202010591568.0
申请日：2020-06-24
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构、其制备方法及碳化硅MOSFET器件，所述元胞结构包括：位于所述衬底上方的第一导电类型漂移层；其中，在元胞结构两侧，于所述漂移层表面向下设置有侧部沟槽，以在所述漂移层表面于所述元胞结构中心位置形成凸台；位于所述侧部沟槽下方的第二导电类型阱区；位于所述阱区表面内的第一导电类型源区；设置于所述漂移层内，且位于所述凸台的顶部和侧壁以及所述侧部沟槽的底部靠近所述凸台的一侧的下方的第二导电类型屏蔽区。屏蔽区的加入，可大幅降低阻断态下器件的栅极氧化层的电场应力，大幅提高长期使用的可靠性。而且屏蔽区对器件导通特性的影响很小，可实现良好的栅极氧化层的电场应力和导通电阻之间的折中关系。
-
公开(公告)号：CN112201579B
公开(公告)日：2024-07-09
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.041 seconds)
