-
公开(公告)号：CN119835989A
公开(公告)日：2025-04-15
申请号：CN202510009582.8
申请日：2025-01-03
Applicant: 西安微电子技术研究所
Abstract: 本发明属于微电子半导体器件设计与制造领域，具体涉及一种PN结复合多晶硅栅极结构、制备方法及其半导体器件。本发明主要包括第一型多晶硅栅极和第二型多晶硅栅极，第二型多晶硅栅极包裹第一型多晶硅栅极除底面以外的全部表面，二者共同构成PN结复合多晶硅栅极结构。PN结复合多晶硅栅极结构在栅氧化层上方，栅氧化层的下方为体区，第一型多晶硅栅极在垂直方向位于体区外，体区位于漂移区内，栅氧化层的一端为源电极，另一端为漏电极，源电极附近为第一型源极重掺杂区域和第二型源极重掺杂区域，漏电极附近为第二型漏极重掺杂区域，以形成具有PN结复合多晶硅栅极结构的半导体器件。
-
公开(公告)号：CN117497564A
公开(公告)日：2024-02-02
申请号：CN202311486744.4
申请日：2023-11-08
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种改善P型埋层区域外延层错的结构及方法，属于半导体集成电路制造技术领域。针对双极产品流片过程中P型埋层区域外延层错较多的问题，通过在P型衬底上设有N埋区域和P埋区域，且将P埋区域与N埋区域间隔设置，再对P埋区域和N埋区域上设P型外延层，形成P型外延层时通过优化P埋推阱方法升温气氛解决高温过程氧刻蚀异常，降低氧化层厚度以及管控外延淀积前HCL预处理抛光速率规避P埋注入离子损伤层。通过本发明提出的结构及方法能够将产品P型埋层区域外延后层错数量由基线的400个以上降低至30个以内，从而解决现有技术中双极产品流片过程中P型埋层区域外延层错较多的问题，有效提升双极产品的参数一致性和可靠性。
-
公开(公告)号：CN112510080B
公开(公告)日：2023-06-06
申请号：CN202011376406.1
申请日：2020-11-30
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/786 , H01L21/336
Abstract: 本发明公开了一种抗单粒子高压MOS场效应晶体管的辐射加固结构和制备方法，结构包括从下至上依次堆叠的衬底、缓冲外延层、PN结超结外延、垫氧层、层间介质层和金属层；PN结超结为周期性交替的P柱和N柱，N柱上方的垫氧层和层间介质层之间从下至上依次设置有JFET加固栅氧和栅极多晶；P柱上方的垫氧层中从下至上依次设置有P+体区和N+源区；P柱上方的层间介质层上设置有源极沟槽，源极沟槽穿过N+源区，源极沟槽的底部不超过P+体区，源极沟槽内通过离子注入形成P+深源，P+深源与P+体区和P柱相连接；源极沟槽内和层间介质层的表面上设置有金属过渡层，金属层设置在金属过渡层上。起到抑制单粒子烧毁效应的作用，有效消除单粒子栅穿现象的产生。
-
公开(公告)号：CN115643792A
公开(公告)日：2023-01-24
申请号：CN202211348610.1
申请日：2022-10-31
Applicant: 西安微电子技术研究所
IPC: H10N97/00
Abstract: 本发明涉及CMOS集成电路制造工艺领域，公开了一种PIP电容的制备方法，首先，通过注入减少PIP电容下极板WSix薄膜应力，然后，通过干法刻蚀减少PIP电容下极板表面寄生的SiO2。通过注入减少下极板WSix薄膜应力，可以提高PIP电容的可靠性；注入能量的选择原则是使得注入高斯分布的深度(Rp+3ΔRp)达到整个WSix薄膜厚度的80％；经过注入后WSix薄膜的应力减少了一个数量级，选择磷元素消除WSix薄膜应力，因为N型多晶注入掺杂经常选用磷元素。同时，磷注入也能起到增加多晶掺杂浓度，减少了多晶的耗尽。
-
公开(公告)号：CN115274434A
公开(公告)日：2022-11-01
申请号：CN202210893868.3
申请日：2022-07-27
Applicant: 西安微电子技术研究所
IPC: H01L21/329 , H01L29/866 , H01L29/06 , H01L21/316
Abstract: 本发明提供一种通过优化表面介质结构制备高性能稳压二极管及方法，通过增加一次特殊的光刻、刻蚀工艺，选择性的去除除前面工序留下的包含缺陷和电荷的氧化层，从而消除了表面氧化层中的带电电荷引起的稳压二极管击穿电压随时间、温度变化的因素；低温重新生长一层氧化层，消除前道工序对器件表面氧化层的影响，实现对稳压二极管p‑n结表面介质层结构的优化，提高稳压二极管击穿电压的稳定性；本申请的稳压二极管在持续加反偏电流的老炼过程中，器件的击穿电压几乎不变；本申请与现有技术中的双极工艺兼容，对原有双极器件的性能无明显影响，但能够显著提升稳压二极管击穿电压的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN113410130A
公开(公告)日：2021-09-17
申请号：CN202110663161.9
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法，具体步骤如下，在硅基表面沟槽中填充双层介质，硅基表面由上到下形成第一介质层和第二介质层，在第一介质层上进行第一次光刻胶涂胶；对光刻胶和第一介质层进行刻蚀，刻蚀后硅基表面的光刻胶刻蚀完全，硅基表面的沟槽顶部剩余一定高度的第一介质层；经上述处理后，在硅基表面的第二介质层上进行第二次光刻胶涂胶；通过调整光刻胶与第一介质和第二介质的选择比，将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全，使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度，提高了加工质量，减少后续工艺缺陷产生。
-
公开(公告)号：CN111681991A
公开(公告)日：2020-09-18
申请号：CN202010568524.6
申请日：2020-06-19
Applicant: 西安微电子技术研究所
IPC: H01L21/8222 , H01L27/06
Abstract: 本发明公开了一种多晶硅表面粗糙度的处理方法，属于半导体集成电路领域，在进行多晶前层氧化工艺前，对待氧化的硅片进行酸液预处理和对氧化设备进行氧化预处理，多晶前层氧化后，间隔一定时间进行多晶淀积工艺，所述间隔时间小于2h。本发明方法通过优化清洗工艺流程，控制氧化工艺细节，解决了该类多晶硅表面的多晶粗糙问题，显著改善了多晶硅的表面质量，提高产品的可靠性及稳定性，同时可用于解决其它类型的多晶粗糙问题。
-
公开(公告)号：CN118156254A
公开(公告)日：2024-06-07
申请号：CN202410108352.2
申请日：2024-01-25
Applicant: 西安微电子技术研究所
Abstract: 本发明提供了一种提升铬硅薄膜电阻阻值稳定性的方法，基于现有的集成电路制作方法，在衬底上，依次淀积绝缘层和铬硅电阻层，并对铬硅电阻层进行光刻工艺、刻蚀工艺后，再淀积金属连线层，并制备图形后进行湿法金属刻蚀和金属合金后，再淀积钝化层后，制备得到铬硅薄膜电阻，通过在再合金中加入低温电阻老化过程对铬硅薄膜电阻处理后，降低了低温老炼前后铬硅薄膜电阻阻值变化量，使得高精度铬硅薄膜电阻阻值稳定性大大提升。本发明对铬硅薄膜电阻性能提升，与之前技术维度不同，体现在高温环境放置后，冷却回到常温状态，与未经历高温处理前常温状态比较，也有极高的一致性。
-
公开(公告)号：CN112885813B
公开(公告)日：2023-05-30
申请号：CN202110057448.7
申请日：2021-01-15
Applicant: 西安微电子技术研究所
IPC: H01L23/544 , H01L23/48
-
公开(公告)号：CN115825086A
公开(公告)日：2023-03-21
申请号：CN202211635208.1
申请日：2022-12-19
Applicant: 西安微电子技术研究所
IPC: G01N21/88 , G01N21/94 , G01N21/956 , G02B21/00 , H01L21/66
Abstract: 本发明提供了一种提高外延后显微镜镜检缺陷识别率的方法，调整显微镜的视场光阑至目镜内视域同样大小，调整显微镜的光强；根据不同检查情况调整显微镜的孔径光阑大小；采用调整完成的显微镜，检验产品表面，完成缺陷识别；本申请在调节显微镜视场光阑时可以改变视场大小但对分辨率并无影响，当缩小该光阑时，可以增加映像衬度，将视场光阑调节到与目镜内观察的视野大小相同的程度可以提高映像衬度；本申请能够使得显微镜的视野亮度、成像的反差、对比度及分辨率得到提高。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.029 seconds)
