-
公开(公告)号：CN112510080A
公开(公告)日：2021-03-16
申请号：CN202011376406.1
申请日：2020-11-30
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/786 , H01L21/336
Abstract: 本发明公开了一种抗单粒子高压MOS场效应晶体管的辐射加固结构和制备方法，结构包括从下至上依次堆叠的衬底、缓冲外延层、PN结超结外延、垫氧层、层间介质层和金属层；PN结超结为周期性交替的P柱和N柱，N柱上方的垫氧层和层间介质层之间从下至上依次设置有JFET加固栅氧和栅极多晶；P柱上方的垫氧层中从下至上依次设置有P+体区和N+源区；P柱上方的层间介质层上设置有源极沟槽，源极沟槽穿过N+源区，源极沟槽的底部不超过P+体区，源极沟槽内通过离子注入形成P+深源，P+深源与P+体区和P柱相连接；源极沟槽内和层间介质层的表面上设置有金属过渡层，金属层设置在金属过渡层上。起到抑制单粒子烧毁效应的作用，有效消除单粒子栅穿现象的产生。
-
公开(公告)号：CN110828559A
公开(公告)日：2020-02-21
申请号：CN201911115642.5
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种高厄利电压横向晶体管结构及其制备方法，横向PNP晶体管是通过在N型外延层上进行选择性的P型杂质掺杂形成：由一个P型掺杂区构成PNP晶体管的发射区，在发射区外由一个完整或部分的环形P型掺杂区构成PNP晶体管的集电区，在两个P型掺杂区之间是N型掺杂的外延层，形成PNP晶体管的基区，从而构成一个横向的P-N-P结构，形成横向PNP晶体管。它与传统PNP管的区别在于：新型结构横向PNP晶体管的P型集电区单独进行掺杂，使P型集电区杂质浓度低于N型基区浓度，当PNP晶体管CE电压增大时，由于横向PNP晶体管P型集电区浓度低于N型集区，CB结空间电荷区主要向P型集电区扩展，抑制因CE电压增大导致的基区宽度变化，从而获得较高的厄利电压。
-
公开(公告)号：CN112885813B
公开(公告)日：2023-05-30
申请号：CN202110057448.7
申请日：2021-01-15
Applicant: 西安微电子技术研究所
IPC: H01L23/544 , H01L23/48
-
公开(公告)号：CN110707043A
公开(公告)日：2020-01-17
申请号：CN201911052935.3
申请日：2019-10-31
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种带硅化物的场加固抗总剂量辐射CMOS器件及工艺，所述工艺先形成N阱和P阱，然后进行N场条注入，提高了最终形成的NMOS器件场区边缘处的开启阈值，接着多晶栅覆盖栅氧下方的硅衬底中形成器件沟道，N型和P型轻掺杂源漏注入后，将N+源漏注入缩进NMOS的有源区和P+源漏注入缩进PMOS的有源区后，保证了N场条注入不影响轻掺杂区和N+源/漏区形成的反向偏置PN结，在场区边缘处开启阈值提高和反向偏置PN结的综合作用下，场区边缘从N+漏区到N+源区的漏电通道被阻断，之后淀积SAB层和完成后续工艺，可用于抗辐射加固数字电路和模拟电路的设计，可直接采用工艺线提供的模型进行精确仿真。
-
公开(公告)号：CN112510080B
公开(公告)日：2023-06-06
申请号：CN202011376406.1
申请日：2020-11-30
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/786 , H01L21/336
Abstract: 本发明公开了一种抗单粒子高压MOS场效应晶体管的辐射加固结构和制备方法，结构包括从下至上依次堆叠的衬底、缓冲外延层、PN结超结外延、垫氧层、层间介质层和金属层；PN结超结为周期性交替的P柱和N柱，N柱上方的垫氧层和层间介质层之间从下至上依次设置有JFET加固栅氧和栅极多晶；P柱上方的垫氧层中从下至上依次设置有P+体区和N+源区；P柱上方的层间介质层上设置有源极沟槽，源极沟槽穿过N+源区，源极沟槽的底部不超过P+体区，源极沟槽内通过离子注入形成P+深源，P+深源与P+体区和P柱相连接；源极沟槽内和层间介质层的表面上设置有金属过渡层，金属层设置在金属过渡层上。起到抑制单粒子烧毁效应的作用，有效消除单粒子栅穿现象的产生。
-
Patent Agency Ranking
公开(公告)号：CN112951904B
公开(公告)日：2023-02-07
申请号：CN202110336608.1
申请日：2021-03-29
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L21/331 , H01L29/06
Abstract: 本发明公开了一种低导通电阻、高放大倍数NPN晶体管及其制备方法，通过N型离子注入，在P型衬底上形成BNW区；在BNW区的底部形成一定厚度的DNW区；在BNW区上端面的边缘和内部分别形成一个闭环的场区隔离；在BNW区上形成闭环的深磷区，深磷区与DNW区连通，深磷区位于两个场区隔离之间；在BNW区上形成基区，基区位于深磷区内部；在基区的上端面形成闭环的多晶隔离；在基区上形成发射区，在BNW区上形成闭环的集电区，发射区位于多晶隔离内，集电区位于两个场区隔离之间，且集电区与深磷区交叠；在基区上形成闭环的基区接触区，基区接触区位于多晶隔离外部。本发明形成的NPN导通电阻小、放大倍数高，工艺流程简单。
-
公开(公告)号：CN110828549B
公开(公告)日：2022-08-16
申请号：CN201911114882.3
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法，在通过传统双极工艺完成不同区域杂质选择性掺杂，形成双极晶体管结构之后，通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入，在P型掺杂横向扩散区表面形成一个环形的P+掺杂区，提高P型掺杂横向扩散区表面P型杂质浓度，避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN110707043B
公开(公告)日：2021-11-09
申请号：CN201911052935.3
申请日：2019-10-31
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种带硅化物的场加固抗总剂量辐射CMOS器件及工艺，所述工艺先形成N阱和P阱，然后进行N场条注入，提高了最终形成的NMOS器件场区边缘处的开启阈值，接着多晶栅覆盖栅氧下方的硅衬底中形成器件沟道，N型和P型轻掺杂源漏注入后，将N+源漏注入缩进NMOS的有源区和P+源漏注入缩进PMOS的有源区后，保证了N场条注入不影响轻掺杂区和N+源/漏区形成的反向偏置PN结，在场区边缘处开启阈值提高和反向偏置PN结的综合作用下，场区边缘从N+漏区到N+源区的漏电通道被阻断，之后淀积SAB层和完成后续工艺，可用于抗辐射加固数字电路和模拟电路的设计，可直接采用工艺线提供的模型进行精确仿真。
-
公开(公告)号：CN110854076A
公开(公告)日：2020-02-28
申请号：CN201911121337.7
申请日：2019-11-15
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺，所述工艺先分别按照铝栅工艺和硅栅工艺在在硅衬底上完成阈值注入，然后按改进的工艺依次生长SiO2栅氧层、形成SiO2氮氧硅层、淀积HTO栅氧层并形成SiO2氮氧硅层，最后完成之后相应的工艺流程；缺陷线在HTO层和SiO2层中随机分布，通过错位排列无法扩展到整个复合栅氧层，避免从HTO层上表面到SiO2层下表面形成的漏电通路问题，提高了栅氧的可靠性，在SiO2和HTO生长后增加了含氮气氛的退火工艺，减少了氧化层中的缺陷和陷阱，进一步提高栅氧的可靠性，并能减少辐射后器件的阈值漂移量从而提高抗总剂量辐射能力。
-
公开(公告)号：CN110854179B
公开(公告)日：2023-04-25
申请号：CN201911114902.7
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法，通过多层布线形成：通过多层布线工艺，在晶体管表面形成一层与最低电位连通的地电位层，从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅‑二氧化硅界面运动，从而减小辐射诱生正电荷到达硅‑二氧化硅界面并形成新的界面态的数量，从而提高双极型晶体管抗总剂量辐射能力。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.023 seconds)
