公开(公告)号：CN119805866A

公开(公告)日：2025-04-11

申请号：CN202411374695.X

申请日：2024-09-29

Applicant: 西安微电子技术研究所

Inventor： 李占文 ,  阎树文 ,  郎刚平 ,  刘如征 ,  冯子一

IPC: G03F7/16

Abstract: 本发明公开了一种提升晶圆线宽均匀性的装置及方法，属于半导体集成电路制造技术领域。装置包括工序依次设置的热板单元和冷板单元；将所述热板单元和冷板单元设置在光刻工艺中的涂胶工序与曝光工序之间；所述热板单元设置有若干个实时温度监测点。方法包括在对晶圆完成涂胶步骤后，将晶圆（4）转移至热板单元，温度范围控制在为100℃~200℃，时间控制为60s~80s；将晶圆转移至冷板单元，直至晶圆冷却至室温；继续完成曝光步骤和显影步骤。本装置通过改善光刻胶的均匀分布，使得曝光光线在晶圆表面各处的穿透深度更加一致，进而减少了因光刻胶厚度差异导致的晶圆线宽不均匀问题。

公开(公告)号：CN115241057A

公开(公告)日：2022-10-25

申请号：CN202210858147.9

申请日：2022-07-20

Applicant: 西安微电子技术研究所

Inventor： 张旭杰 ,  刘如征 ,  王刚平 ,  折宇 ,  刘存生

IPC: H01L21/3105 ,  H01L21/67 ,  B08B3/02 ,  B08B3/08 ,  B08B3/12 ,  B08B1/00 ,  B08B13/00

Abstract: 本发明公开了一种SiO2研磨液残留物的监控方法，属于半导体制造工艺领域，首先将淀积特定厚度PETEOS膜层的硅片，研磨一定时间，并完成清洗工序，然后扫描缺陷。在初次扫描之后，在硅片表面再淀积一定厚度的PETEOS膜层作为放大层，研磨液残留物的尺寸就会被放大，能够被缺陷扫描仪准确检出。通过计算两次缺陷扫描结果的差值，准确判断研磨液残留情况，清洗方法使用PVA毛刷，通入特定浓度的氨水，对硅片进行刷洗，然后兆声清洗，之后使用加热去离子水冲洗，最终高速旋转甩干，完成清洗工序。与现有技术相比，提高了清洗能力，可以同时满足多种不同型号SiO2研磨液的清洗要求。

公开(公告)号：CN114005753A

公开(公告)日：2022-02-01

申请号：CN202111277572.0

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 刘如征 ,  葛洪磊 ,  蒋玉贵 ,  潘振雨 ,  柏伟东

IPC: H01L21/331 ,  H01L21/02 ,  H01L29/739

Abstract: 一种IGBT产品的氧化工艺方法及氧化后IGBT产品，该工艺方法包括IGBT产品放片、炉管的后处理以及假片的后处理；IGBT产品放片包括将IGBT产品与假片交替设置；炉管的后处理包括采用DCE气体处理炉管；当采用DCE气体处理时，DCE气体的流量为0.2～0.5SLM，处理温度为1000～1100℃，维持时间为1～2h；假片的后处理包括假片表面氧化层的去除、清洗以及生长新的氧化层。该氧化工艺方法通过对氧化工艺中产品隔槽放置、假片的后处理以及氧化设备腔室DCE处理有效消除杂质影响，可有效控制杂质对氧化工艺过程的影响，该工艺氧化后IGBT产品的膜厚均匀性基线小于2％，显著改善了氧化工艺的膜厚均匀性，提高了产品的一致性与可靠性。

公开(公告)号：CN117497564A

公开(公告)日：2024-02-02

申请号：CN202311486744.4

申请日：2023-11-08

Applicant: 西安微电子技术研究所

Inventor： 蒋玉贵 ,  葛洪磊 ,  刘如征 ,  刘存生 ,  李勇军

IPC: H01L29/06 ,  H01L21/74

Abstract: 本发明公开了一种改善P型埋层区域外延层错的结构及方法，属于半导体集成电路制造技术领域。针对双极产品流片过程中P型埋层区域外延层错较多的问题，通过在P型衬底上设有N埋区域和P埋区域，且将P埋区域与N埋区域间隔设置，再对P埋区域和N埋区域上设P型外延层，形成P型外延层时通过优化P埋推阱方法升温气氛解决高温过程氧刻蚀异常，降低氧化层厚度以及管控外延淀积前HCL预处理抛光速率规避P埋注入离子损伤层。通过本发明提出的结构及方法能够将产品P型埋层区域外延后层错数量由基线的400个以上降低至30个以内，从而解决现有技术中双极产品流片过程中P型埋层区域外延层错较多的问题，有效提升双极产品的参数一致性和可靠性。

公开(公告)号：CN109256421B

公开(公告)日：2021-12-14

申请号：CN201811052415.8

申请日：2018-09-10

Applicant: 西安微电子技术研究所

Inventor： 任永宁 ,  陈宝忠 ,  孙有民 ,  王清波 ,  刘如征 ,  葛洪磊 ,  马朝柱 ,  刘依思

IPC: H01L29/732 ,  H01L29/06 ,  H01L29/78 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法，所述双极器件包括3个金属连线和衬底；衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层；3个金属连线分别穿过SiO2层上设置的引出孔后，分别连接集电区的引出区、发射区和P型基区；集电区的引出区和P型基区位于第二外延层内部，发射区位于P型基区内部；双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺，形成第一外延层；在第一外延层上进行第二次外延工艺，形成第二外延层；通过双外延层的设计，能够有效增大厄利电压，降低厄利效应，提高集成电路的精度；同时，寄生的PMOS管阈值电压增高，电路的金属布线更加方便，工作电压范围扩大。

公开(公告)号：CN109473369B

公开(公告)日：2020-10-27

申请号：CN201811271308.4

申请日：2018-10-29

Applicant: 西安微电子技术研究所

Inventor： 葛洪磊 ,  刘如征 ,  李宁 ,  陈宝忠

IPC: H01L21/66

Abstract: 本发明一种监控高温炉管内掺杂浓度的方法，通过将易于实现的扩散操作融入含有待监控衬底片的MOS结构之中，使测试区域O1和区域O2带有不同的掺杂分布，进一步测试MOS结构区域O2的准静态C‑V特性和高频C‑V特性，区域O1的准静态C‑V特性和高频C‑V特性并对所测数据进行数据分析计算出MOS结构区域O1和区域O2的平带电压值，得到该衬底片区域O2和区域O1的平带电压差值ΔVoFB，将ΔVoFB代入平带电压差值和离子注入剂量的函数关系便可快速计算出对应的等效离子注入剂量，该等效离子注入剂量即为本次扩散待监控衬底片实际引入的硼离子或磷离子的掺杂浓度。

公开(公告)号：CN111681991A

公开(公告)日：2020-09-18

申请号：CN202010568524.6

申请日：2020-06-19

Applicant: 西安微电子技术研究所

Inventor： 葛洪磊 ,  梁永杰 ,  刘如征 ,  陈宝忠 ,  刘存生 ,  刘依思

IPC: H01L21/8222 ,  H01L27/06

Abstract: 本发明公开了一种多晶硅表面粗糙度的处理方法，属于半导体集成电路领域，在进行多晶前层氧化工艺前，对待氧化的硅片进行酸液预处理和对氧化设备进行氧化预处理，多晶前层氧化后，间隔一定时间进行多晶淀积工艺，所述间隔时间小于2h。本发明方法通过优化清洗工艺流程，控制氧化工艺细节，解决了该类多晶硅表面的多晶粗糙问题，显著改善了多晶硅的表面质量，提高产品的可靠性及稳定性，同时可用于解决其它类型的多晶粗糙问题。

公开(公告)号：CN119763953A

公开(公告)日：2025-04-04

申请号：CN202411810892.1

申请日：2024-12-10

Applicant: 西安微电子技术研究所

Inventor： 折宇 ,  李博 ,  张旭杰 ,  赵沫沫 ,  陈宝忠 ,  姚晓军 ,  刘存生 ,  刘如征

IPC: H01C7/00 ,  H01C17/12

Abstract: 本发明公开了一种提升铬硅薄膜电阻表观合格率的结构及方法，硅基衬底清洗，为保证工艺可实现性和合理性，铬硅薄膜电阻下方介质层通常由化学气相淀积方法实现，该类制造方法生成的最顶层薄膜，是在生长设备淀积环境与结束淀积之间的时段形成，性质不稳定。经验证，最顶层薄膜的存在，在后续薄膜电阻制造过程中会由于性质的热和塑型不稳定性，导致对铬硅薄膜电阻的表观产生绝对性影响，在铬硅薄膜电阻前予以去除是提升铬硅薄膜电阻的表观合格率的有效方法。本发明的电阻制造过程中，在绝缘介质层化学气相淀积后，增加一步含氟化学液处理，将化学气相过程中最后形成的表面薄膜去除，这样处理能够有效提高铬硅薄膜电阻的表观合格率。

公开(公告)号：CN118782533A

公开(公告)日：2024-10-15

申请号：CN202410746981.8

申请日：2024-06-11

Applicant: 西安微电子技术研究所

Inventor： 曾坤 ,  信会菊 ,  贺欣 ,  郝军 ,  刘如征 ,  刘存生

IPC: H01L21/762

Abstract: 本发明提供了一种多层图形浅槽隔离刻蚀工艺方法，通过在半导体衬底表面生长缓冲氧化层和硬掩膜，然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，每次刻蚀完成后均对半导体衬底进行处理，可有效降低在后续STI光刻时光刻胶回流带来的光刻胶厚度不足问题，同时深度小的硅槽中光刻胶更容易去除；刻蚀过程中，利用光刻胶作为主要刻蚀掩蔽层，氮化硅作为次要刻蚀掩蔽，可有效保证刻蚀过程的进行。

公开(公告)号：CN117712200A

公开(公告)日：2024-03-15

申请号：CN202311705250.0

申请日：2023-12-12

Applicant: 西安微电子技术研究所

Inventor： 代鹏昊 ,  王一义 ,  郝军 ,  李林 ,  刘存生 ,  刘如征

IPC: H01L31/0236 ,  H01L31/0352 ,  H01L31/18 ,  H01L21/306

Abstract: 本发明公开了一种硅柱阵列、刻蚀方法和应用，在硅衬底片表面设置基于硅柱图形的二氧化硅硬掩膜；利用二氧化硅硬掩膜掩蔽，对硅衬底片进行单次硅刻蚀，单次硅刻蚀过程持续至刻蚀深度达到要求，硅衬底片表面形成硅柱；单次硅刻蚀的工艺参数为：刻蚀气体为SF6，钝化气体为O2和Hbr，刻蚀压力为55～65W，偏置功率为45W～55W，偏置功率频率为110Hz～130Hz；偏置功率循环为75％～85％，源射频功率为1000W～1300W；剥离二氧化硅硬掩膜，完成硅柱阵列刻蚀。可使硅柱侧壁的漫反射变为镜面反射，提高薄膜电池的光吸收，显著提升产品的光电转换效率。