-
公开(公告)号：CN113410130A
公开(公告)日：2021-09-17
申请号：CN202110663161.9
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法，具体步骤如下，在硅基表面沟槽中填充双层介质，硅基表面由上到下形成第一介质层和第二介质层，在第一介质层上进行第一次光刻胶涂胶；对光刻胶和第一介质层进行刻蚀，刻蚀后硅基表面的光刻胶刻蚀完全，硅基表面的沟槽顶部剩余一定高度的第一介质层；经上述处理后，在硅基表面的第二介质层上进行第二次光刻胶涂胶；通过调整光刻胶与第一介质和第二介质的选择比，将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全，使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度，提高了加工质量，减少后续工艺缺陷产生。
-
公开(公告)号：CN118782533A
公开(公告)日：2024-10-15
申请号：CN202410746981.8
申请日：2024-06-11
Applicant: 西安微电子技术研究所
IPC: H01L21/762
Abstract: 本发明提供了一种多层图形浅槽隔离刻蚀工艺方法，通过在半导体衬底表面生长缓冲氧化层和硬掩膜，然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，每次刻蚀完成后均对半导体衬底进行处理，可有效降低在后续STI光刻时光刻胶回流带来的光刻胶厚度不足问题，同时深度小的硅槽中光刻胶更容易去除；刻蚀过程中，利用光刻胶作为主要刻蚀掩蔽层，氮化硅作为次要刻蚀掩蔽，可有效保证刻蚀过程的进行。
-
公开(公告)号：CN117712200A
公开(公告)日：2024-03-15
申请号：CN202311705250.0
申请日：2023-12-12
Applicant: 西安微电子技术研究所
IPC: H01L31/0236 , H01L31/0352 , H01L31/18 , H01L21/306
Abstract: 本发明公开了一种硅柱阵列、刻蚀方法和应用，在硅衬底片表面设置基于硅柱图形的二氧化硅硬掩膜；利用二氧化硅硬掩膜掩蔽，对硅衬底片进行单次硅刻蚀，单次硅刻蚀过程持续至刻蚀深度达到要求，硅衬底片表面形成硅柱；单次硅刻蚀的工艺参数为：刻蚀气体为SF6，钝化气体为O2和Hbr，刻蚀压力为55～65W，偏置功率为45W～55W，偏置功率频率为110Hz～130Hz；偏置功率循环为75％～85％，源射频功率为1000W～1300W；剥离二氧化硅硬掩膜，完成硅柱阵列刻蚀。可使硅柱侧壁的漫反射变为镜面反射，提高薄膜电池的光吸收，显著提升产品的光电转换效率。
-
公开(公告)号：CN117293056A
公开(公告)日：2023-12-26
申请号：CN202311243699.X
申请日：2023-09-25
Applicant: 西安微电子技术研究所
Abstract: 本发明提供了一种集成电路中干法去胶等离子损伤的监控方法，具体步骤如下：S1基于现有的集成电路制作流程，在离子注入、激活后，获取干法去胶前后晶圆的方阻值得到方阻前值和方阻后值；S2计算方阻前值和方阻后值的差值，所述差值作为干法去胶等离子损伤结果用于实现干法去胶等离子损伤的监控。本发明方法可以及时反馈干法去胶等离子损伤程度，解决等离子损伤导致的器件性能失效问题。
-
Patent Agency Ranking
公开(公告)号：CN113410130B
公开(公告)日：2023-03-21
申请号：CN202110663161.9
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法，具体步骤如下，在硅基表面沟槽中填充双层介质，硅基表面由上到下形成第一介质层和第二介质层，在第一介质层上进行第一次光刻胶涂胶；对光刻胶和第一介质层进行刻蚀，刻蚀后硅基表面的光刻胶刻蚀完全，硅基表面的沟槽顶部剩余一定高度的第一介质层；经上述处理后，在硅基表面的第二介质层上进行第二次光刻胶涂胶；通过调整光刻胶与第一介质和第二介质的选择比，将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全，使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度，提高了加工质量，减少后续工艺缺陷产生。
-
公开(公告)号：CN109326519B
公开(公告)日：2021-05-04
申请号：CN201811057870.7
申请日：2018-09-11
Applicant: 西安微电子技术研究所
IPC: H01L21/3065 , H01L21/762
Abstract: 本发明公开了一种倾角硅槽刻蚀工艺，包括以下步骤：在待刻蚀晶圆的表面生成硬掩膜层，在硬掩膜层表面涂光刻胶，曝光显影，露出需要刻蚀的硬掩膜层窗口；在露出的窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；在完成硬掩膜刻蚀的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W；采用干法去胶的方法去除非硅槽区域的光刻胶。本发明将硅槽侧壁角度由90°优化到接近80°，在后续硅槽的填充过程中，消除了填充后形成的空洞，进而提升了击穿电压，降低了漏电，增加了介质隔离集成工艺的可靠性。
-
公开(公告)号：CN109326519A
公开(公告)日：2019-02-12
申请号：CN201811057870.7
申请日：2018-09-11
Applicant: 西安微电子技术研究所
IPC: H01L21/3065 , H01L21/762
Abstract: 本发明公开了一种倾角硅槽刻蚀工艺，包括以下步骤：在待刻蚀晶圆的表面生成硬掩膜层，在硬掩膜层表面涂光刻胶，曝光显影，露出需要刻蚀的硬掩膜层窗口；在露出的窗口处进行硬掩膜刻蚀，刻蚀至晶圆表面；在完成硬掩膜刻蚀的窗口处进行硅槽刻蚀，刻蚀至硅槽深度为设定值；其中，刻蚀气体为SF6；钝化气体包括O2和Hbr；偏置功率为50～55W；偏置功率频率为110～130Hz；偏置功率循环为65％～75％；源射频功率为1000～1100W；采用干法去胶的方法去除非硅槽区域的光刻胶。本发明将硅槽侧壁角度由90°优化到接近80°，在后续硅槽的填充过程中，消除了填充后形成的空洞，进而提升了击穿电压，降低了漏电，增加了介质隔离集成工艺的可靠性。
-
公开(公告)号：CN119943667A
公开(公告)日：2025-05-06
申请号：CN202510109999.1
申请日：2025-01-23
Applicant: 西安微电子技术研究所
IPC: H01L21/311 , C23C16/40 , C23C16/505 , C23C16/56
Abstract: 本发明提出了一种减少SOG膜质刻蚀后副产物的方法及系统，包括基于制作的高台阶图形片在预设的第一刻蚀条件下进行平坦化处理，得到平坦化图形片；对所述平坦化图形片进行无掩膜刻蚀，得到无掩膜图形片；对所述无掩膜图形片依次进行光刻胶涂覆、曝光和显影，得到所需图形，并将所需图形成型在晶圆表面，得到初始刻蚀产品；对所述初始刻蚀产品进行清洗，得到最终刻蚀产品。本方法显著提升了最终刻蚀产品的质量和可靠性，不仅减少了SOG膜质刻蚀后的副产物，还提高了整个半导体制造流程的效率和产品良率，且在形成图形片之前把SOG全部刻蚀完来实现减少SOG膜质刻蚀后的副产物。
-
公开(公告)号：CN119786349A
公开(公告)日：2025-04-08
申请号：CN202411840416.4
申请日：2024-12-13
Applicant: 西安微电子技术研究所
IPC: H01L21/3213 , H01L21/02 , H10N97/00 , H01L23/522 , B08B3/08 , B08B3/02
Abstract: 本发明公开了一种解决片上薄膜电阻钨钛腐蚀残留的方法，属于半导体芯片制造领域，该方法首先在已制备好的金属与薄膜电阻互连的硅片上使用双氧水刻蚀掉大部分钨钛相当于主刻蚀；其中，薄膜电阻具备钨钛阻挡层；其次进行湿法有机清洗，去除剩余钨钛表面的反应副产物；最后使用双氧水去除剩余钨钛相当于过刻蚀。与现有技术相比，本发明提出的方法可操作性强，常规的湿法酸槽即可满足工艺要求；成本较低，使用的化学腐蚀液以及特气均为半导体集成电路生产线常见物料；应用前景广阔，在模拟集成电路制造过程中即可完成对该铬硅系薄膜电阻金属互连层的腐蚀。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
