-
公开(公告)号：CN112967927B
公开(公告)日：2023-06-09
申请号：CN202110217575.9
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/329 , H01L21/266 , H01L21/324 , H01L29/06
Abstract: 本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。
-
公开(公告)号：CN110854179A
公开(公告)日：2020-02-28
申请号：CN201911114902.7
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法，通过多层布线形成：通过多层布线工艺，在晶体管表面形成一层与最低电位连通的地电位层，从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅-二氧化硅界面运动，从而减小辐射诱生正电荷到达硅-二氧化硅界面并形成新的界面态的数量，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN110828549A
公开(公告)日：2020-02-21
申请号：CN201911114882.3
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法，在通过传统双极工艺完成不同区域杂质选择性掺杂，形成双极晶体管结构之后，通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入，在P型掺杂横向扩散区表面形成一个环形的P+掺杂区，提高P型掺杂横向扩散区表面P型杂质浓度，避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN109256421A
公开(公告)日：2019-01-22
申请号：CN201811052415.8
申请日：2018-09-10
Applicant: 西安微电子技术研究所
IPC: H01L29/732 , H01L29/06 , H01L29/78 , H01L21/331 , H01L21/336
Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法，所述双极器件包括3个金属连线和衬底；衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层；3个金属连线分别穿过SiO2层上设置的引出孔后，分别连接集电区的引出区、发射区和P型基区；集电区的引出区和P型基区位于第二外延层内部，发射区位于P型基区内部；双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺，形成第一外延层；在第一外延层上进行第二次外延工艺，形成第二外延层；通过双外延层的设计，能够有效增大厄利电压，降低厄利效应，提高集成电路的精度；同时，寄生的PMOS管阈值电压增高，电路的金属布线更加方便，工作电压范围扩大。
-
公开(公告)号：CN116466783A
公开(公告)日：2023-07-21
申请号：CN202310287809.6
申请日：2023-03-22
Applicant: 西安微电子技术研究所
IPC: G05F1/56
Abstract: 本发明公开了一种双极带隙基准结构及工作方法，属于电源管理领域，具体属于模拟集成电路领域，通过采用两个相同的PNP晶体管，可产生相等的支路电流，从而使得两个NPN晶体管的集电极电流相等，生成的与温度正相关的电流，在流经电阻R2，产生与温度正相关电压，将与温度正相关电压与PNP晶体管Q2的VBE结压降叠加，得到并输出不受电源电压变化影响的带隙基准电压；本结构设计简单，能够减小电流镜失配的影响，具有功耗低、可靠性好、适应双极型工艺、芯片面积小、低成本的特点，提高了基准电压源电路的应用适用性，并且可广泛应用在各种电源类管理和驱动类芯片中，具有良好的应用前景和经济效益。
-
Patent Agency Ranking
公开(公告)号：CN113410306B
公开(公告)日：2023-06-30
申请号：CN202110663181.6
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种抗总剂量辐射加固LDMOS器件结构及制备方法，在衬底硅上间隔设置掺杂层，在掺杂层上端面的边部设置有部分嵌入的场氧化层，能有效提高场开启电压，使其高于工作电压，形成良好的隔离，同时能够减小多晶硅栅极与硅衬底之间的寄生电容；场氧化层内侧紧邻设置嵌入沟道的环状第一接触电极，且场氧化层内侧沉淀栅氧化层；环状第一接触电极上表面设置平整条状的多晶硅栅极，多晶硅栅极两端补分别与环状第一接触电极的对应栅氧化层区域重叠设置，多晶条形带界定了有源区的边界，可挡住注入的离子，注入离子的区域形成有源区。
-
公开(公告)号：CN110854179B
公开(公告)日：2023-04-25
申请号：CN201911114902.7
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法，通过多层布线形成：通过多层布线工艺，在晶体管表面形成一层与最低电位连通的地电位层，从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅‑二氧化硅界面运动，从而减小辐射诱生正电荷到达硅‑二氧化硅界面并形成新的界面态的数量，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN113410306A
公开(公告)日：2021-09-17
申请号：CN202110663181.6
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种抗总剂量辐射加固LDMOS器件结构及制备方法，在衬底硅上间隔设置掺杂层，在掺杂层上端面的边部设置有部分嵌入的场氧化层，能有效提高场开启电压，使其高于工作电压，形成良好的隔离，同时能够减小多晶硅栅极与硅衬底之间的寄生电容；场氧化层内侧紧邻设置嵌入沟道的环状第一接触电极，且场氧化层内侧沉淀栅氧化层；环状第一接触电极上表面设置平整条状的多晶硅栅极，多晶硅栅极两端补分别与环状第一接触电极的对应栅氧化层区域重叠设置，多晶条形带界定了有源区的边界，可挡住注入的离子，注入离子的区域形成有源区。
-
公开(公告)号：CN112993015A
公开(公告)日：2021-06-18
申请号：CN202110218622.1
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L29/08 , H01L29/06 , H01L29/735 , H01L21/331 , H01L21/265 , H01L21/266
Abstract: 本发明公开了一种基于集电区双扩散的高厄利电压横向PNP晶体管及其制备方法，该晶体管通过在P型集电区的侧壁和底部设置一层磷杂质基区，因磷杂质的扩散系数高于硼杂质的扩散系数，在后续集电区退火再扩散过程中N型杂质(磷杂质)和P型杂质(硼杂质)双扩散，提高横向PNP晶体管基区在集电区一侧的N型杂质浓度梯度，而在发射区一侧N型杂质浓度不受影响。
-
公开(公告)号：CN112967927A
公开(公告)日：2021-06-15
申请号：CN202110217575.9
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/329 , H01L21/266 , H01L21/324 , H01L29/06
Abstract: 本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
