-
公开(公告)号：CN119923001A
公开(公告)日：2025-05-02
申请号：CN202510077572.8
申请日：2025-01-17
Applicant: 西安微电子技术研究所
Abstract: 本发明属于传输栅像素制备技术领域，具体涉及一种高电荷转移效率的传输栅结构像素及其制备方法。包括外延片，在所述外延片的上表面有第一介质层，第一介质层的上方有传输多晶栅极层，第一介质层下方为屏蔽层，屏蔽层位于外延片内部，传输多晶栅极层包括P型掺杂多晶硅的G1区域和N型掺杂多晶硅的G2区域，第一介质层与多晶栅层构成传输多晶栅结构。通过P型和N型掺杂区域的设置，改变了传输管沟道表面的电势和电场分布。与传统像素相比，这种结构能够更好地引导电荷的传输路径，避免了因势垒等因素造成的电荷传输阻碍，进一步提高了整体的电荷传输性能，克服了传统像素设计中存在的沟道内部横向电场弱的问题以及对电荷转移效率的影响。
-
公开(公告)号：CN116387352A
公开(公告)日：2023-07-04
申请号：CN202310287791.X
申请日：2023-03-22
Applicant: 西安微电子技术研究所
IPC: H01L29/423 , H01L29/06 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种高速的抗辐射加固深亚微米SOI器件结构及方法，包括设置于SOI衬底片顶层硅中的P阱，以及设置于P阱两侧的STI浅槽隔离区；所述P阱表面设置有厚栅氧化层和薄栅氧化层；所述厚栅氧化层和薄栅氧化层上设置有栅极；所述P阱表面和栅极两侧沿与沟道平行方向设置有N型LDD区；所述栅极的两侧设置有侧墙；所述侧墙两侧沿与沟道平行方向的N型重掺杂区设置有N型沟道SOI晶体管的源极和漏极；所述器件沿与沟道垂直方向两端的P型重掺杂区设置有N型沟道SOI晶体管的体引出极；本申请不需要增加额外的制造工序，结构中由于寄生栅下方介质厚度的增加，寄生栅电容显著降低，提高逻辑单元的工作速度，对抗辐射深亚微米集成电路性能的提升具有重要意义。
-
公开(公告)号：CN113410305B
公开(公告)日：2023-07-04
申请号：CN202110663157.2
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种抗辐射加固的LDMOS晶体管和制备方法，衬底表面并列形成有P阱和漂移区；P阱上依次层叠有SiO2氮氧硅层和HTO氮氧硅层；HTO氮氧硅层上形成有多晶栅；漂移区上形成有多个场氧；场氧之间形成有场环；场环上形成有SiO2薄氮氧硅层；P阱、多晶栅、场氧和SiO2氮氧硅层上形成有介质层。方法包括在衬底表面形成P阱和漂移区；在P阱上依次生长SiO2栅氧层氮化形成SiO2氮氧硅层、淀积HTO栅氧层氮化形成HTO氮氧硅层，SiO2氮氧硅层和HTO氮氧硅层形成复合栅介质结构，淀积多晶硅形成栅极；在漂移区上的场氧之间形成总剂量加固的场环，场环上依次生长SiO2薄氧化层，并氮化成SiO2薄氮氧硅层形成漂移区加固结构；在P阱、多晶栅、场氧和SiO2氮氧硅层上淀积形成有介质层。
-
公开(公告)号：CN110729249B
公开(公告)日：2021-12-28
申请号：CN201911121310.8
申请日：2019-11-15
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L21/60 , H01L27/092
Abstract: 本发明一种焊盘下器件的双顶层金属CMOS工艺，在硅衬底上形成有源区，之后在NMOS的有源区上形成P阱，在PMOS的有源区上形成N阱，然后形成场氧化层和进行阈值注入，形成栅氧层和多晶栅，接下来按照0.13～0.8μm硅栅CMOS工艺和大于0.8μm且小于3μm硅栅CMOS工艺得到钝化刻蚀的硅衬底，完成现有标准厚度顶层金属CMOS工艺，最后通过增加一次金属淀积、光刻和刻蚀工艺，再配合合金操作得到焊盘处金属厚度加厚的电路，将焊盘金属厚度进行了增加；可以充分缓冲键合过程中存在的应力，对任意金属层数的产品均适用，适用范围广，既提高了设计的灵活性，对电路版图的排布没有任何限制，又减小了芯片面积。
-
公开(公告)号：CN112885813B
公开(公告)日：2023-05-30
申请号：CN202110057448.7
申请日：2021-01-15
Applicant: 西安微电子技术研究所
IPC: H01L23/544 , H01L23/48
-
Patent Agency Ranking
公开(公告)号：CN110729249A
公开(公告)日：2020-01-24
申请号：CN201911121310.8
申请日：2019-11-15
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L21/60 , H01L27/092
Abstract: 本发明一种焊盘下器件的双顶层金属CMOS工艺，在硅衬底上形成有源区，之后在NMOS的有源区上形成P阱，在PMOS的有源区上形成N阱，然后形成场氧化层和进行阈值注入，形成栅氧层和多晶栅，接下来按照0.13～0.8μm硅栅CMOS工艺和大于0.8μm且小于3μm硅栅CMOS工艺得到钝化刻蚀的硅衬底，完成现有标准厚度顶层金属CMOS工艺，最后通过增加一次金属淀积、光刻和刻蚀工艺，再配合合金操作得到焊盘处金属厚度加厚的电路，将焊盘金属厚度进行了增加；可以充分缓冲键合过程中存在的应力，对任意金属层数的产品均适用，适用范围广，既提高了设计的灵活性，对电路版图的排布没有任何限制，又减小了芯片面积。
-
公开(公告)号：CN110707043A
公开(公告)日：2020-01-17
申请号：CN201911052935.3
申请日：2019-10-31
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种带硅化物的场加固抗总剂量辐射CMOS器件及工艺，所述工艺先形成N阱和P阱，然后进行N场条注入，提高了最终形成的NMOS器件场区边缘处的开启阈值，接着多晶栅覆盖栅氧下方的硅衬底中形成器件沟道，N型和P型轻掺杂源漏注入后，将N+源漏注入缩进NMOS的有源区和P+源漏注入缩进PMOS的有源区后，保证了N场条注入不影响轻掺杂区和N+源/漏区形成的反向偏置PN结，在场区边缘处开启阈值提高和反向偏置PN结的综合作用下，场区边缘从N+漏区到N+源区的漏电通道被阻断，之后淀积SAB层和完成后续工艺，可用于抗辐射加固数字电路和模拟电路的设计，可直接采用工艺线提供的模型进行精确仿真。
-
公开(公告)号：CN119835989A
公开(公告)日：2025-04-15
申请号：CN202510009582.8
申请日：2025-01-03
Applicant: 西安微电子技术研究所
Abstract: 本发明属于微电子半导体器件设计与制造领域，具体涉及一种PN结复合多晶硅栅极结构、制备方法及其半导体器件。本发明主要包括第一型多晶硅栅极和第二型多晶硅栅极，第二型多晶硅栅极包裹第一型多晶硅栅极除底面以外的全部表面，二者共同构成PN结复合多晶硅栅极结构。PN结复合多晶硅栅极结构在栅氧化层上方，栅氧化层的下方为体区，第一型多晶硅栅极在垂直方向位于体区外，体区位于漂移区内，栅氧化层的一端为源电极，另一端为漏电极，源电极附近为第一型源极重掺杂区域和第二型源极重掺杂区域，漏电极附近为第二型漏极重掺杂区域，以形成具有PN结复合多晶硅栅极结构的半导体器件。
-
公开(公告)号：CN110707043B
公开(公告)日：2021-11-09
申请号：CN201911052935.3
申请日：2019-10-31
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种带硅化物的场加固抗总剂量辐射CMOS器件及工艺，所述工艺先形成N阱和P阱，然后进行N场条注入，提高了最终形成的NMOS器件场区边缘处的开启阈值，接着多晶栅覆盖栅氧下方的硅衬底中形成器件沟道，N型和P型轻掺杂源漏注入后，将N+源漏注入缩进NMOS的有源区和P+源漏注入缩进PMOS的有源区后，保证了N场条注入不影响轻掺杂区和N+源/漏区形成的反向偏置PN结，在场区边缘处开启阈值提高和反向偏置PN结的综合作用下，场区边缘从N+漏区到N+源区的漏电通道被阻断，之后淀积SAB层和完成后续工艺，可用于抗辐射加固数字电路和模拟电路的设计，可直接采用工艺线提供的模型进行精确仿真。
-
公开(公告)号：CN113410305A
公开(公告)日：2021-09-17
申请号：CN202110663157.2
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种抗辐射加固的LDMOS晶体管和制备方法，衬底表面并列形成有P阱和漂移区；P阱上依次层叠有SiO2氮氧硅层和HTO氮氧硅层；HTO氮氧硅层上形成有多晶栅；漂移区上形成有多个场氧；场氧之间形成有场环；场环上形成有SiO2薄氮氧硅层；P阱、多晶栅、场氧和SiO2氮氧硅层上形成有介质层。方法包括在衬底表面形成P阱和漂移区；在P阱上依次生长SiO2栅氧层氮化形成SiO2氮氧硅层、淀积HTO栅氧层氮化形成HTO氮氧硅层，SiO2氮氧硅层和HTO氮氧硅层形成复合栅介质结构，淀积多晶硅形成栅极；在漂移区上的场氧之间形成总剂量加固的场环，场环上依次生长SiO2薄氧化层，并氮化成SiO2薄氮氧硅层形成漂移区加固结构；在P阱、多晶栅、场氧和SiO2氮氧硅层上淀积形成有介质层。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.102 seconds)
