-
公开(公告)号:CN117976713A
公开(公告)日:2024-05-03
申请号:CN202311704723.5
申请日:2023-12-12
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/10
Abstract: 本发明属于微电子领域,公开了一种抗辐射MOS场效应晶体管的非对称沟槽型终端及制备方法,包括硅衬底上设置耐压外延层并定义多级沟槽栅区域,各级沟槽栅区域开设若干相互隔离的浮空多晶沟槽栅,相邻区域沟槽的结构参数按单调趋势变化,耐压外延层上方设置穿过各级多晶沟槽栅且截止于最外侧沟槽结构的P+结;制备方法包括由光刻和刻蚀方法定义各级沟槽栅区域,再在整体沟槽栅区域由氮化硅膜和TEOS膜的单一掩膜层图形实现多级沟槽栅图形转移,由交替重复的掩膜层刻蚀和沟槽刻蚀完成非对称沟槽结构的成型,掩膜层刻蚀和沟槽刻蚀步骤的次数对应沟槽级数;可减少离子轰击和热氧化造成的沟槽内硅膜损伤,解决沟槽内绝缘硅氧化膜质量降低和绝缘性退化问题。
-
公开(公告)号:CN111755326A
公开(公告)日:2020-10-09
申请号:CN202010605175.0
申请日:2020-06-29
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/266
Abstract: 本发明一种解决7度角注入工艺中硅衬底起皮缺陷的方法,所述方法包括步骤1,先在待注入的硅衬底表面涂覆一层I线正性光刻胶膜,得到涂有光刻胶膜的硅衬底,之后对涂有光刻胶膜的硅衬底进行曝光,将具有图形的掩膜板上的图形转移至所述的光刻胶膜内,最后去除曝光区域的光刻胶膜,在硅衬底上形成使用光刻胶膜作掩蔽的注入图形;步骤2,对步骤1得到的硅衬底的下表面和上表面分别进行加热,以及紫外光辐射,完成7度角注入工艺前的固胶工序;步骤3,对步骤2完成固胶工序的硅衬底进行7度角注入。UV固胶后可改善图形光刻胶侧壁形貌以及增强光刻胶的抗注入能力,UV固胶处理后再7度角注入时光刻胶底部产生的硅衬底不会有起皮的缺陷。
-
公开(公告)号:CN118782533A
公开(公告)日:2024-10-15
申请号:CN202410746981.8
申请日:2024-06-11
Applicant: 西安微电子技术研究所
IPC: H01L21/762
Abstract: 本发明提供了一种多层图形浅槽隔离刻蚀工艺方法,通过在半导体衬底表面生长缓冲氧化层和硬掩膜,然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀,每次刻蚀完成后均对半导体衬底进行处理,可有效降低在后续STI光刻时光刻胶回流带来的光刻胶厚度不足问题,同时深度小的硅槽中光刻胶更容易去除;刻蚀过程中,利用光刻胶作为主要刻蚀掩蔽层,氮化硅作为次要刻蚀掩蔽,可有效保证刻蚀过程的进行。
-
公开(公告)号:CN113410130B
公开(公告)日:2023-03-21
申请号:CN202110663161.9
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法,具体步骤如下,在硅基表面沟槽中填充双层介质,硅基表面由上到下形成第一介质层和第二介质层,在第一介质层上进行第一次光刻胶涂胶;对光刻胶和第一介质层进行刻蚀,刻蚀后硅基表面的光刻胶刻蚀完全,硅基表面的沟槽顶部剩余一定高度的第一介质层;经上述处理后,在硅基表面的第二介质层上进行第二次光刻胶涂胶;通过调整光刻胶与第一介质和第二介质的选择比,将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全,使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度,提高了加工质量,减少后续工艺缺陷产生。
-
公开(公告)号:CN113410130A
公开(公告)日:2021-09-17
申请号:CN202110663161.9
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法,具体步骤如下,在硅基表面沟槽中填充双层介质,硅基表面由上到下形成第一介质层和第二介质层,在第一介质层上进行第一次光刻胶涂胶;对光刻胶和第一介质层进行刻蚀,刻蚀后硅基表面的光刻胶刻蚀完全,硅基表面的沟槽顶部剩余一定高度的第一介质层;经上述处理后,在硅基表面的第二介质层上进行第二次光刻胶涂胶;通过调整光刻胶与第一介质和第二介质的选择比,将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全,使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度,提高了加工质量,减少后续工艺缺陷产生。
-
公开(公告)号:CN111681968A
公开(公告)日:2020-09-18
申请号:CN202010568526.5
申请日:2020-06-19
Applicant: 西安微电子技术研究所
IPC: H01L21/66
Abstract: 本发明公开了一种验证金属后腐蚀缺陷的方法,属于半导体集成电路领域,在金属刻蚀完成后将金属裸露放置在FAB环境中,直至金属表面出现腐蚀缺陷,记录金属表面出现腐蚀缺陷的时间,其中,FAB环境的试验参数为,温度21~25℃、湿度40%~50%,风速为0.2~0.4m/s。本方法在半导体集成电路的生产环境中即可实施操作,无需特殊的验证工具,且本发明的验证方法在6小时内即可检测出后腐蚀缺陷,显著缩短了金属后腐蚀缺陷的验证周期。
-
-
-
-
-