公开(公告)号：CN119835989A

公开(公告)日：2025-04-15

申请号：CN202510009582.8

申请日：2025-01-03

Applicant: 西安微电子技术研究所

Inventor： 田凯 ,  刘存生 ,  陈宝忠 ,  王小荷 ,  曹磊 ,  庞静

IPC: H10D64/27 ,  H10D64/01 ,  H10D30/65 ,  H10D30/83 ,  H10D30/01

Abstract: 本发明属于微电子半导体器件设计与制造领域，具体涉及一种PN结复合多晶硅栅极结构、制备方法及其半导体器件。本发明主要包括第一型多晶硅栅极和第二型多晶硅栅极，第二型多晶硅栅极包裹第一型多晶硅栅极除底面以外的全部表面，二者共同构成PN结复合多晶硅栅极结构。PN结复合多晶硅栅极结构在栅氧化层上方，栅氧化层的下方为体区，第一型多晶硅栅极在垂直方向位于体区外，体区位于漂移区内，栅氧化层的一端为源电极，另一端为漏电极，源电极附近为第一型源极重掺杂区域和第二型源极重掺杂区域，漏电极附近为第二型漏极重掺杂区域，以形成具有PN结复合多晶硅栅极结构的半导体器件。

公开(公告)号：CN119923001A

公开(公告)日：2025-05-02

申请号：CN202510077572.8

申请日：2025-01-17

Applicant: 西安微电子技术研究所

Inventor： 庞静 ,  曹磊 ,  刘存生 ,  陈宝忠

IPC: H10F39/12 ,  H10F39/18

Abstract: 本发明属于传输栅像素制备技术领域，具体涉及一种高电荷转移效率的传输栅结构像素及其制备方法。包括外延片，在所述外延片的上表面有第一介质层，第一介质层的上方有传输多晶栅极层，第一介质层下方为屏蔽层，屏蔽层位于外延片内部，传输多晶栅极层包括P型掺杂多晶硅的G1区域和N型掺杂多晶硅的G2区域，第一介质层与多晶栅层构成传输多晶栅结构。通过P型和N型掺杂区域的设置，改变了传输管沟道表面的电势和电场分布。与传统像素相比，这种结构能够更好地引导电荷的传输路径，避免了因势垒等因素造成的电荷传输阻碍，进一步提高了整体的电荷传输性能，克服了传统像素设计中存在的沟道内部横向电场弱的问题以及对电荷转移效率的影响。