一种提升铬硅薄膜电阻表观合格率的结构及方法

    公开(公告)号:CN119763953A

    公开(公告)日:2025-04-04

    申请号:CN202411810892.1

    申请日:2024-12-10

    Abstract: 本发明公开了一种提升铬硅薄膜电阻表观合格率的结构及方法,硅基衬底清洗,为保证工艺可实现性和合理性,铬硅薄膜电阻下方介质层通常由化学气相淀积方法实现,该类制造方法生成的最顶层薄膜,是在生长设备淀积环境与结束淀积之间的时段形成,性质不稳定。经验证,最顶层薄膜的存在,在后续薄膜电阻制造过程中会由于性质的热和塑型不稳定性,导致对铬硅薄膜电阻的表观产生绝对性影响,在铬硅薄膜电阻前予以去除是提升铬硅薄膜电阻的表观合格率的有效方法。本发明的电阻制造过程中,在绝缘介质层化学气相淀积后,增加一步含氟化学液处理,将化学气相过程中最后形成的表面薄膜去除,这样处理能够有效提高铬硅薄膜电阻的表观合格率。

    一种低压化学气相淀积法淀积两层钨硅的方法

    公开(公告)号:CN111593325A

    公开(公告)日:2020-08-28

    申请号:CN202010621624.0

    申请日:2020-07-01

    Inventor: 李博 折宇 陈宝忠

    Abstract: 本发明一种低压化学气相淀积法淀积两层钨硅的方法,方法包括如下步骤:步骤1,将待淀积的硅片传入缓冲腔,待缓冲腔的真空度小于300mTorr后,再将待淀积的硅片传入工艺腔中;步骤2,在底压小于100mTorr的工艺腔中通入WF6、SiH4和载气,之后进行低压化学气相淀积反应,在待淀积的硅片上生成一层钨硅;步骤3,将淀积有一层钨硅的硅片传入步骤1所述的缓冲腔中,待工艺腔完成自清洁工艺后,将淀积有一层钨硅的硅片传入工艺腔中按照步骤2进行第二次低压化学气相淀积反应,得到淀积有两层钨硅的硅片,从而有效降低MOS产品的多晶电阻,同时提高产品器件的开关速度。

    一种减少SOG膜质刻蚀后副产物的方法及系统

    公开(公告)号:CN119943667A

    公开(公告)日:2025-05-06

    申请号:CN202510109999.1

    申请日:2025-01-23

    Abstract: 本发明提出了一种减少SOG膜质刻蚀后副产物的方法及系统,包括基于制作的高台阶图形片在预设的第一刻蚀条件下进行平坦化处理,得到平坦化图形片;对所述平坦化图形片进行无掩膜刻蚀,得到无掩膜图形片;对所述无掩膜图形片依次进行光刻胶涂覆、曝光和显影,得到所需图形,并将所需图形成型在晶圆表面,得到初始刻蚀产品;对所述初始刻蚀产品进行清洗,得到最终刻蚀产品。本方法显著提升了最终刻蚀产品的质量和可靠性,不仅减少了SOG膜质刻蚀后的副产物,还提高了整个半导体制造流程的效率和产品良率,且在形成图形片之前把SOG全部刻蚀完来实现减少SOG膜质刻蚀后的副产物。

    一种金属互连层腐蚀方法
    5.
    发明公开

    公开(公告)号:CN115458480A

    公开(公告)日:2022-12-09

    申请号:CN202211192126.4

    申请日:2022-09-28

    Abstract: 本发明公开了一种金属互连层腐蚀方法,属于半导体模拟集成电路领域,首先在已制备好的铬硅系电阻硅片上使用物理气相淀积工艺制备金属铝硅铜膜质;使用光刻工艺完成金属层图形的制备;使用烘箱进行坚膜,保证光刻胶形貌;使用打底膜工艺去除光刻显影后的残留;使用铝硅铜腐蚀液对金属层进行腐蚀;进行干法去胶,去除表层的光刻胶;利用扫硅渣液去除金属腐蚀后留下的硅渣;进行湿法有机清洗,对残留光刻胶及颗粒进一步去除;使用双氧水对薄膜电阻区TiW阻挡层进行腐蚀;薄膜电阻金属互连层制备完成。本发明工艺简单,可操作性强,应用前景广阔,在模拟集成电路制造过程中即可完成对该铬硅系薄膜电阻金属互连层的腐蚀。

    一种铬硅系薄膜电阻及其制备方法

    公开(公告)号:CN113410382A

    公开(公告)日:2021-09-17

    申请号:CN202110662034.7

    申请日:2021-06-15

    Abstract: 本发明属于薄膜电阻制备技术领域,公开了一种铬硅系薄膜电阻及其制备方法,包括以下步骤:在衬底上使用化学气相沉积法沉积二氧化硅绝缘层;使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层,再沉积钛钨层;使用化学气相沉积法在钛钨层上沉积二氧化硅层,作为硬掩膜;在硬掩膜上完成电阻图形的制备;对二氧化硅层进行刻蚀,形成硬掩膜窗口;使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除;对铬硅电阻层进行干法预刻蚀;使用湿法化学腐蚀法对铬硅电阻层进行腐蚀,得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题,使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题,可有效控制电阻图形的宽度、长度,提高电阻的精度。

    一种消除Polycide MOS工艺制程中WSix剥落的工艺和版图设计方法

    公开(公告)号:CN109346402A

    公开(公告)日:2019-02-15

    申请号:CN201811168631.9

    申请日:2018-10-08

    Abstract: 本发明公开了一种消除Polycide MOS工艺制程中WSix剥落的工艺和版图设计方法,包括以下步骤:1)栅氧化炉前清洗,清洗掉硅片表面上的表面颗粒、金属、有机物沾污和自然氧化层;2)硅片在高温氧化气氛中氧化形成栅氧化层;3)利用CVD淀积方法在栅氧化层上进行淀积形成无掺杂的多晶硅层;4)在得到的多晶硅层上进行淀积形成WSix层;5)在得到WSix层后,通过N型注入进行多晶掺杂;步骤1)之前包括如下步骤:在Polycide MOS工艺版图设计时,多晶层都经过N型或P型注入层的覆盖。该方法简化了现有工艺制程,且WSix应力明显减少,有效控制了WSix剥落问题,能够提高良品率。

    一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管

    公开(公告)号:CN116759440A

    公开(公告)日:2023-09-15

    申请号:CN202310722339.1

    申请日:2023-06-16

    Abstract: 本发明公开了一种降低桶式外延炉自掺杂效应的结构、方法及抗单粒子双极三极管,属于半导体集成电路领域。首先,将重掺低阻硅衬底材料放入桶式外延炉内,在硅衬底材料表面进行外延生长形成第一层外延层,其中,该外延层包含一层较薄的外延本征层,生长后第一层外延层厚度小于设定外延层总厚度,然后在第一层外延层的基础上,经过通过开腔后再开始第二次外延生长,并生长至已设定的外延层总厚度。通过以上操作步骤,重掺低阻硅衬底材料在第一层预淀积本征层生长封住后,再借由开腔分炉的方法,可以将外延系统内部停滞层的杂质被带走,不仅达到大幅降低外延炉系统内自掺杂效应的目的,同时还能提升单炉产能。

    一种铬硅系薄膜电阻及其制备方法

    公开(公告)号:CN113410382B

    公开(公告)日:2022-11-29

    申请号:CN202110662034.7

    申请日:2021-06-15

    Abstract: 本发明属于薄膜电阻制备技术领域,公开了一种铬硅系薄膜电阻及其制备方法,包括以下步骤:在衬底上使用化学气相沉积法沉积二氧化硅绝缘层;使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层,再沉积钛钨层;使用化学气相沉积法在钛钨层上沉积二氧化硅层,作为硬掩膜;在硬掩膜上完成电阻图形的制备;对二氧化硅层进行刻蚀,形成硬掩膜窗口;使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除;对铬硅电阻层进行干法预刻蚀;使用湿法化学腐蚀法对铬硅电阻层进行腐蚀,得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题,使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题,可有效控制电阻图形的宽度、长度,提高电阻的精度。

    一种用于SiO2研磨液残留物的监控方法

    公开(公告)号:CN115241057A

    公开(公告)日:2022-10-25

    申请号:CN202210858147.9

    申请日:2022-07-20

    Abstract: 本发明公开了一种SiO2研磨液残留物的监控方法,属于半导体制造工艺领域,首先将淀积特定厚度PETEOS膜层的硅片,研磨一定时间,并完成清洗工序,然后扫描缺陷。在初次扫描之后,在硅片表面再淀积一定厚度的PETEOS膜层作为放大层,研磨液残留物的尺寸就会被放大,能够被缺陷扫描仪准确检出。通过计算两次缺陷扫描结果的差值,准确判断研磨液残留情况,清洗方法使用PVA毛刷,通入特定浓度的氨水,对硅片进行刷洗,然后兆声清洗,之后使用加热去离子水冲洗,最终高速旋转甩干,完成清洗工序。与现有技术相比,提高了清洗能力,可以同时满足多种不同型号SiO2研磨液的清洗要求。

Patent Agency Ranking