-
公开(公告)号：CN112510080B
公开(公告)日：2023-06-06
申请号：CN202011376406.1
申请日：2020-11-30
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/786 , H01L21/336
Abstract: 本发明公开了一种抗单粒子高压MOS场效应晶体管的辐射加固结构和制备方法，结构包括从下至上依次堆叠的衬底、缓冲外延层、PN结超结外延、垫氧层、层间介质层和金属层；PN结超结为周期性交替的P柱和N柱，N柱上方的垫氧层和层间介质层之间从下至上依次设置有JFET加固栅氧和栅极多晶；P柱上方的垫氧层中从下至上依次设置有P+体区和N+源区；P柱上方的层间介质层上设置有源极沟槽，源极沟槽穿过N+源区，源极沟槽的底部不超过P+体区，源极沟槽内通过离子注入形成P+深源，P+深源与P+体区和P柱相连接；源极沟槽内和层间介质层的表面上设置有金属过渡层，金属层设置在金属过渡层上。起到抑制单粒子烧毁效应的作用，有效消除单粒子栅穿现象的产生。
-
公开(公告)号：CN112993015B
公开(公告)日：2023-02-07
申请号：CN202110218622.1
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L29/08 , H01L29/06 , H01L29/735 , H01L21/331 , H01L21/265 , H01L21/266
Abstract: 本发明公开了一种基于集电区双扩散的高厄利电压横向PNP晶体管及其制备方法，该晶体管通过在P型集电区的侧壁和底部设置一层磷杂质基区，因磷杂质的扩散系数高于硼杂质的扩散系数，在后续集电区退火再扩散过程中N型杂质(磷杂质)和P型杂质(硼杂质)双扩散，提高横向PNP晶体管基区在集电区一侧的N型杂质浓度梯度，而在发射区一侧N型杂质浓度不受影响。
-
公开(公告)号：CN112951904B
公开(公告)日：2023-02-07
申请号：CN202110336608.1
申请日：2021-03-29
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L21/331 , H01L29/06
Abstract: 本发明公开了一种低导通电阻、高放大倍数NPN晶体管及其制备方法，通过N型离子注入，在P型衬底上形成BNW区；在BNW区的底部形成一定厚度的DNW区；在BNW区上端面的边缘和内部分别形成一个闭环的场区隔离；在BNW区上形成闭环的深磷区，深磷区与DNW区连通，深磷区位于两个场区隔离之间；在BNW区上形成基区，基区位于深磷区内部；在基区的上端面形成闭环的多晶隔离；在基区上形成发射区，在BNW区上形成闭环的集电区，发射区位于多晶隔离内，集电区位于两个场区隔离之间，且集电区与深磷区交叠；在基区上形成闭环的基区接触区，基区接触区位于多晶隔离外部。本发明形成的NPN导通电阻小、放大倍数高，工艺流程简单。
-
公开(公告)号：CN110828549B
公开(公告)日：2022-08-16
申请号：CN201911114882.3
申请日：2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法，在通过传统双极工艺完成不同区域杂质选择性掺杂，形成双极晶体管结构之后，通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入，在P型掺杂横向扩散区表面形成一个环形的P+掺杂区，提高P型掺杂横向扩散区表面P型杂质浓度，避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型，从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号：CN109256421B
公开(公告)日：2021-12-14
申请号：CN201811052415.8
申请日：2018-09-10
Applicant: 西安微电子技术研究所
IPC: H01L29/732 , H01L29/06 , H01L29/78 , H01L21/331 , H01L21/336
Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法，所述双极器件包括3个金属连线和衬底；衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层；3个金属连线分别穿过SiO2层上设置的引出孔后，分别连接集电区的引出区、发射区和P型基区；集电区的引出区和P型基区位于第二外延层内部，发射区位于P型基区内部；双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺，形成第一外延层；在第一外延层上进行第二次外延工艺，形成第二外延层；通过双外延层的设计，能够有效增大厄利电压，降低厄利效应，提高集成电路的精度；同时，寄生的PMOS管阈值电压增高，电路的金属布线更加方便，工作电压范围扩大。
-
Patent Agency Ranking
公开(公告)号：CN110707043B
公开(公告)日：2021-11-09
申请号：CN201911052935.3
申请日：2019-10-31
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种带硅化物的场加固抗总剂量辐射CMOS器件及工艺，所述工艺先形成N阱和P阱，然后进行N场条注入，提高了最终形成的NMOS器件场区边缘处的开启阈值，接着多晶栅覆盖栅氧下方的硅衬底中形成器件沟道，N型和P型轻掺杂源漏注入后，将N+源漏注入缩进NMOS的有源区和P+源漏注入缩进PMOS的有源区后，保证了N场条注入不影响轻掺杂区和N+源/漏区形成的反向偏置PN结，在场区边缘处开启阈值提高和反向偏置PN结的综合作用下，场区边缘从N+漏区到N+源区的漏电通道被阻断，之后淀积SAB层和完成后续工艺，可用于抗辐射加固数字电路和模拟电路的设计，可直接采用工艺线提供的模型进行精确仿真。
-
公开(公告)号：CN110854076A
公开(公告)日：2020-02-28
申请号：CN201911121337.7
申请日：2019-11-15
Applicant: 西安微电子技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺，所述工艺先分别按照铝栅工艺和硅栅工艺在在硅衬底上完成阈值注入，然后按改进的工艺依次生长SiO2栅氧层、形成SiO2氮氧硅层、淀积HTO栅氧层并形成SiO2氮氧硅层，最后完成之后相应的工艺流程；缺陷线在HTO层和SiO2层中随机分布，通过错位排列无法扩展到整个复合栅氧层，避免从HTO层上表面到SiO2层下表面形成的漏电通路问题，提高了栅氧的可靠性，在SiO2和HTO生长后增加了含氮气氛的退火工艺，减少了氧化层中的缺陷和陷阱，进一步提高栅氧的可靠性，并能减少辐射后器件的阈值漂移量从而提高抗总剂量辐射能力。
-
公开(公告)号：CN109346402A
公开(公告)日：2019-02-15
申请号：CN201811168631.9
申请日：2018-10-08
Applicant: 西安微电子技术研究所
IPC: H01L21/28 , H01L21/3215 , H01L21/8238
Abstract: 本发明公开了一种消除Polycide MOS工艺制程中WSix剥落的工艺和版图设计方法，包括以下步骤：1)栅氧化炉前清洗，清洗掉硅片表面上的表面颗粒、金属、有机物沾污和自然氧化层；2)硅片在高温氧化气氛中氧化形成栅氧化层；3)利用CVD淀积方法在栅氧化层上进行淀积形成无掺杂的多晶硅层；4)在得到的多晶硅层上进行淀积形成WSix层；5)在得到WSix层后，通过N型注入进行多晶掺杂；步骤1)之前包括如下步骤：在Polycide MOS工艺版图设计时，多晶层都经过N型或P型注入层的覆盖。该方法简化了现有工艺制程，且WSix应力明显减少，有效控制了WSix剥落问题，能够提高良品率。
-
公开(公告)号：CN117976713A
公开(公告)日：2024-05-03
申请号：CN202311704723.5
申请日：2023-12-12
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/10
Abstract: 本发明属于微电子领域，公开了一种抗辐射MOS场效应晶体管的非对称沟槽型终端及制备方法，包括硅衬底上设置耐压外延层并定义多级沟槽栅区域，各级沟槽栅区域开设若干相互隔离的浮空多晶沟槽栅，相邻区域沟槽的结构参数按单调趋势变化，耐压外延层上方设置穿过各级多晶沟槽栅且截止于最外侧沟槽结构的P+结；制备方法包括由光刻和刻蚀方法定义各级沟槽栅区域，再在整体沟槽栅区域由氮化硅膜和TEOS膜的单一掩膜层图形实现多级沟槽栅图形转移，由交替重复的掩膜层刻蚀和沟槽刻蚀完成非对称沟槽结构的成型，掩膜层刻蚀和沟槽刻蚀步骤的次数对应沟槽级数；可减少离子轰击和热氧化造成的沟槽内硅膜损伤，解决沟槽内绝缘硅氧化膜质量降低和绝缘性退化问题。
-
公开(公告)号：CN112967927B
公开(公告)日：2023-06-09
申请号：CN202110217575.9
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/329 , H01L21/266 , H01L21/324 , H01L29/06
Abstract: 本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.031 seconds)
