公开(公告)号：CN113130304A

公开(公告)日：2021-07-16

申请号：CN201911391962.3

申请日：2019-12-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘启军 ,  马亚超 ,  刘锐鸣 ,  赵艳黎 ,  周正东 ,  刘芹 ,  黄爱权 ,  李诚瞻

IPC: H01L21/04

Abstract: 本公开提供一种碳化硅器件电极金属层的湿法刻蚀方法。该方法包括：调整待刻蚀的碳化硅晶圆的位置，使所述碳化硅晶圆上的待刻蚀电极金属层垂直于刻蚀液的液面且所述碳化硅晶圆的主定位边与所述刻蚀液的液面呈第一预设角度；其中，所述第一预设角度为40°至50°；将所述碳化硅晶圆按照预设频率浸入到所述刻蚀液中，以对所述电极金属层进行刻蚀；其中，每次将浸入所述刻蚀液中的所述碳化硅晶圆取出静置预设时长。不仅可以消除所述电极金属层刻蚀过程中各管芯在纵向与横向的刻蚀差异，还可以消除在所述电极金属层刻蚀过程中产生的并附着于所述电极金属层表面的氢气气泡，避免造成刻蚀残留。提高了器件的电学性能与成品率，节约了制造成本。

公开(公告)号：CN112201579A

公开(公告)日：2021-01-08

申请号：CN202010872619.7

申请日：2020-08-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 魏伟 ,  罗烨辉 ,  赵艳黎 ,  王志成 ,  龚芷玉 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/308 ,  H01L23/544

Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。

公开(公告)号：CN112201579B

公开(公告)日：2024-07-09

申请号：CN202010872619.7

申请日：2020-08-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 魏伟 ,  罗烨辉 ,  赵艳黎 ,  王志成 ,  龚芷玉 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/308 ,  H01L23/544

Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。

公开(公告)号：CN116092942A

公开(公告)日：2023-05-09

申请号：CN202310020546.2

申请日：2023-01-06

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘启军 ,  王亚飞 ,  李诚瞻 ,  郑昌伟 ,  宋瓘 ,  赵艳黎 ,  陈海军 ,  罗海辉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了栅极氧化层电场应力过大，进而影响器件长期可靠性，甚至导致器件失效的问题。包括：提供一衬底；在衬底上形成外延层；在外延层的上表面进行离子注入，以在外延层上形成第一导电类型阱区；对第一导电类型阱区的上表面进行离子注入，以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层；对子第二导电类型掺杂层进行沟槽刻蚀；在沟槽内填充多晶硅；在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层；去除沟槽内的多晶硅；进行至少两组离子倾斜注入，以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层；去除掩膜层。

公开(公告)号：CN113054014A

公开(公告)日：2021-06-29

申请号：CN201911366550.4

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  刘坤 ,  施剑华 ,  焦莎莎 ,  刘启军 ,  丁杰钦 ,  赵艳黎 ,  周正东

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/16 ,  H01L21/336

Abstract: 本公开提供一种SiC沟槽氧化层和SiC MOSFET沟槽栅的制备方法及沟槽型SiC MOSFET器件。该方法包括：提供第一导电类型的SiC衬底；刻蚀所述衬底，在所述衬底内形成多个间隔设置的沟槽结构；以掩蔽层作为掩蔽，注入氧离子到所述衬底，以在所述衬底表面和所述沟槽结构的底部形成氧离子注入层；去除所述掩蔽层，对所述衬底进行热氧化处理，以分别在所述衬底的表面和所述沟槽结构的底部形成第一氧化层，在所述沟槽结构的侧壁形成第二氧化层；其中，所述第一氧化层的厚度大于或等于所述第二氧化层的厚度。不仅解决了现有技术中沟槽氧化层质量差、沟槽侧壁与沟槽底部氧化层厚度不受控制的问题，而且提高了氧化层的长期可靠性。

公开(公告)号：CN112635315A

公开(公告)日：2021-04-09

申请号：CN202011454720.7

申请日：2020-12-10

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  丁杰钦 ,  焦莎莎 ,  罗海辉

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/51

Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

公开(公告)号：CN112310225A

公开(公告)日：2021-02-02

申请号：CN202011193583.6

申请日：2020-10-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  赵艳黎 ,  陈喜明 ,  王亚飞 ,  龚芷玉 ,  罗烨辉 ,  魏伟 ,  罗海辉

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种功率半导体器件的制作方法及功率半导体器件，解决了为了提高碳化硅MOSFET的电流控制能力，将器件的尺寸缩小，导致源极欧姆接触面积减小，进而增大器件源极区域欧姆接触电阻占比的问题。包括：提供一第一导电类型衬底；在第一导电类型衬底上形成第一导电类型漂移层；在第一导电类型漂移层上形成第二导电类型掺杂层和第二导电类型埋层；在第二导电类型掺杂层的部分区域形成第一导电类型掺杂层；在第一导电类型掺杂层上表面、第二导电类型掺杂层上表面以及第一导电类型漂移层的部分上表面上形成栅极结构；在第二导电类型埋层、第一导电类型掺杂层和栅极结构上形成源极；在第一导电类型衬底的背面形成漏极。

公开(公告)号：CN112635315B

公开(公告)日：2024-05-28

申请号：CN202011454720.7

申请日：2020-12-10

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  丁杰钦 ,  焦莎莎 ,  罗海辉

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/51

Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

公开(公告)号：CN114200275B

公开(公告)日：2024-05-14

申请号：CN202010898622.6

申请日：2020-08-31

Applicant: 株洲中车时代半导体有限公司

Inventor： 石帮兵 ,  李诚瞻 ,  丁杰钦 ,  赵艳黎 ,  陈喜明 ,  戴小平

IPC: G01R31/26

Abstract: 本说明书实施例提供一种碳化硅MOSFET器件高温栅偏试验方法及系统，包括：利用阈值电压测试装置测试至少一组待测器件的初始阈值电压值；利用高温栅偏测试装置对待测器件进行三种驱动电压条件下的高温栅偏测试；三种驱动电压分别为+20V/0V，+20V/‑5V和+20V/‑10V；在高温栅偏测试过程中，于不同的时间点利用阈值电压测试装置测试待测器件的当前阈值电压值，得到不同时间点对应的阈值电压值；高温栅偏测试结束，根据初始阈值电压值和不同时间点对应的阈值电压值，对阈值电压退化特性进行分析。本说明书充分考虑器件的实际工况，能够对碳化硅MOSFET器件进行全面的可靠性试验。

公开(公告)号：CN113053747B

公开(公告)日：2022-09-09

申请号：CN201911363839.0

申请日：2019-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  焦莎莎 ,  施剑华 ,  赵艳黎 ,  李诚瞻 ,  魏伟 ,  曾亮 ,  刘芹

IPC: H01L21/335 ,  H01L29/36

Abstract: 本公开提供一种改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法。该改善SiC晶圆翘曲的方法包括：提供第一导电类型SiC晶圆，其中，所述晶圆由于正面离子注入形成正面掺杂区而发生翘曲，所述正面掺杂区为构成半导体器件所需的掺杂区；在所述晶圆的背面形成与所述正面掺杂区对应设置的第一背面掺杂区，以使背面离子注入与正面离子注入产生的应力相互抵消；对所述晶圆进行高温激活退火，以消除所述晶圆上的残余应力；刻蚀所述晶圆的整个背面；通过注入第一导电类型的高能离子形成覆盖所述晶圆的整个背面的第二背面掺杂区；对所述晶圆的背面进行金属化处理。通过改善晶圆翘曲的程度，提高器件加工工艺精度与一致性，进而提高产品稳定性，提升产品良率。