-
公开(公告)号：CN113035705B
公开(公告)日：2024-05-28
申请号：CN201911357619.7
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/04 , H01L21/67
Abstract: 本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
-
公开(公告)号：CN116313752A
公开(公告)日：2023-06-23
申请号：CN202310112837.4
申请日：2023-02-14
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04
Abstract: 本发明涉及半导体制造领域，公开了一种沟槽型器件沉积碳膜的方法和沟槽型器件，所述方法包括在所述沟槽型器件的晶圆表面旋涂一光刻胶层，形成第一晶圆；将所述第一晶圆进行厚度为T1的第一次碳膜沉积，形成第二晶圆；去除所述第二晶圆表面沉积的光刻胶层和碳膜层，形成第三晶圆；将所述第三晶圆进行厚度为T2的第二次碳膜沉积，形成目标晶圆，其中，c为所述沟槽型器件的台阶覆盖率。通过上述两次碳膜沉积，使得沟槽型器件的晶圆表面、沟槽侧壁和沟槽底部的碳膜厚度相同，具有相同的碳保护能力，确保了碳膜对沟槽型器件不同位置的碳保护能力的一致性。
-
公开(公告)号：CN114203542A
公开(公告)日：2022-03-18
申请号：CN202010875112.7
申请日：2020-08-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/304 , H01L21/02 , B24B37/04
Abstract: 本发明提供了一种晶圆表面的处理方法，通过在所述晶圆表面进行减薄工艺处理期间，先采用第一类研磨工艺进行研磨，使得所述第二区域的减薄厚度大于所述第一区域的减薄厚度，然后采用第二类研磨工艺仅对所述第一区域进行研磨，从而对所述第二表面进行了区域选择性应力释放，使所述第二表面的应力分布得到互补，进而显著性改善SiC晶圆减薄后的翘曲度，减小翘曲度对后续工艺的影响。
-
公开(公告)号：CN113035705A
公开(公告)日：2021-06-25
申请号：CN201911357619.7
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/04 , H01L21/67
Abstract: 本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
-
Patent Agency Ranking
公开(公告)号：CN112993009A
公开(公告)日：2021-06-18
申请号：CN201911302916.1
申请日：2019-12-17
Applicant: 株洲中车时代半导体有限公司
Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN114220844A
公开(公告)日：2022-03-22
申请号：CN202111539417.1
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L29/872 , H01L27/07 , H01L21/82 , H01L21/336 , H01L21/329
Abstract: 本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。
-
公开(公告)号：CN114220736A
公开(公告)日：2022-03-22
申请号：CN202111539827.6
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/28 , H01L21/04 , H01L21/762 , H01L29/06 , H01L29/08 , H01L29/423
Abstract: 本申请提供一种沟槽的形成方法、半导体器件的制备方法及半导体器件，该沟槽的形成方法包括在所述衬底上方形成第一掩膜层和第二掩膜层；其中，所述第一掩膜层上设置有贯穿所述第一掩膜层的第一刻蚀窗口和第二刻蚀窗口，所述第二掩膜层至少覆盖所述第二刻蚀窗口的底部且不覆盖所述第一刻蚀窗口，所述第二掩膜层的厚度小于所述第一掩膜层的厚度；通过所述第一刻蚀窗口和第二刻蚀窗口，以第一掩膜层为掩膜，同时对所述第二掩膜层和所述衬底进行刻蚀，以分别在所述第一刻蚀窗口和所述第二刻蚀窗口下方形成深度不同的第一沟槽和第二沟槽。该方法对衬底的进行一次刻蚀同时形成不同深度的双沟槽结构，工艺流程简单，简化了双沟槽的制备工艺。
-
公开(公告)号：CN114121618A
公开(公告)日：2022-03-01
申请号：CN202010900701.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L29/78 , H01L23/544
Abstract: 本说明书公开一种碳化硅晶体管及其制备方法。具体地，所述制备方法包括：在所述碳化硅外延层上形成Poly薄层和第一掩膜层；所述第一掩膜层包括第一注入窗口和掩膜标记；利用所述第一掩膜层对所述Poly薄层进行非穿透刻蚀形成Poly注入掩蔽层；注入第一离子，在所述碳化硅外延层与所述第一导电类型掩蔽区对应的位置形成第一导电类型区；以所述Poly层标记为对准参照，在所述第一导电类型区内形成第二导电类型区；其中，所述第一导电类型区超出所述第二导电类型区的区域为沟道结构。本说明书的技术方案，能够有效控制所述第二导电类型区相对所述第一导电类型区的偏差，从而提高晶体管的对准精度，有益于短沟道碳化硅晶体管的制备。
-
公开(公告)号：CN112201579A
公开(公告)日：2021-01-08
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.041 seconds)
