-
公开(公告)号：CN114121617A
公开(公告)日：2022-03-01
申请号：CN202010898611.8
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
Abstract: 本说明书一个或多个实施例提供一种短沟道场效应管及其制作方法，能够对沟道长度进行精确控制且控制操作工艺简单。所述方法包括：获取第一导电衬底及第一导电外延层,在所述第一导电外延层上表面沉积生成注入掩膜层；对所述注入掩膜层进行刻蚀生成具有注入掩膜角的掩膜窗口；利用所述掩膜窗口依次进行第二导电离子注入与第一导电离子注入，其中第二导电离子垂直注入，第一导电离子对称倾斜注入；所述第二导电掺杂区中超出所述第一导电掺杂区的部分形成短沟道，在所述短沟道基础上设置源极、栅极与漏极，形成所述短沟道场效应管。所述短沟道场效应管利用所述制作方法制得。
-
公开(公告)号：CN113053992A
公开(公告)日：2021-06-29
申请号：CN201911370380.7
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于第一导电类型衬底层上的第一导电类型漂移区，位于漂移区内的第二导电类型阱区和JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，以及位于衬底之下的漏极金属。本发明通过在三维分裂栅结构的碳化硅MOSFET元胞结构内集成SBD，提高了MOSFET器件体二极管的开启电压，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的JFET区，增加了器件整体功率密度，且肖特基金属与JFET掺杂区域进行错位间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN112310225A
公开(公告)日：2021-02-02
申请号：CN202011193583.6
申请日：2020-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种功率半导体器件的制作方法及功率半导体器件，解决了为了提高碳化硅MOSFET的电流控制能力，将器件的尺寸缩小，导致源极欧姆接触面积减小，进而增大器件源极区域欧姆接触电阻占比的问题。包括：提供一第一导电类型衬底；在第一导电类型衬底上形成第一导电类型漂移层；在第一导电类型漂移层上形成第二导电类型掺杂层和第二导电类型埋层；在第二导电类型掺杂层的部分区域形成第一导电类型掺杂层；在第一导电类型掺杂层上表面、第二导电类型掺杂层上表面以及第一导电类型漂移层的部分上表面上形成栅极结构；在第二导电类型埋层、第一导电类型掺杂层和栅极结构上形成源极；在第一导电类型衬底的背面形成漏极。
-
公开(公告)号：CN111933710A
公开(公告)日：2020-11-13
申请号：CN202010768456.8
申请日：2020-08-03
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的第二导电类型第一源区和第一导电类型第二源区；位于相邻两个所述阱区之间的第一栅极沟槽；位于所述漂移层内且位于所述第一栅极沟槽下方的第二导电类型第一屏蔽区；设置于所述第一栅极沟槽内并分别位于所述第一栅极沟槽两侧的第一栅极和第二栅极。通过在第一栅极沟槽底部设置第一屏蔽区，可大幅降低阻断状态下器件的栅极氧化层的电场应力，大幅提高器件的长期使用可靠性。且通过在栅极沟槽内设置通过层间介质层隔离的第一栅极和第二栅极，即形成分裂状的栅极，可降低栅极寄生电容。
-
公开(公告)号：CN111986991B
公开(公告)日：2023-06-23
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
Patent Agency Ranking
公开(公告)号：CN114220844A
公开(公告)日：2022-03-22
申请号：CN202111539417.1
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L29/872 , H01L27/07 , H01L21/82 , H01L21/336 , H01L21/329
Abstract: 本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。
-
公开(公告)号：CN111081566B
公开(公告)日：2021-07-13
申请号：CN201811217696.8
申请日：2018-10-18
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/603
Abstract: 一种用于功率半导体芯片的压力辅助银烧结装置，包括纳米银膜转移工装和银烧结工装。纳米银膜转移工装用于将纳米银膜附着到垫片上，其上开设有用于释放该工装在纳米银膜转移工艺过程中因受热不均匀产生的内应力的第一释压结构。银烧结工装用于将附着有纳米银膜的垫片与芯片进行银烧结，其上开设有用于释放该工装在银烧结封装工艺过程中因受热不均匀产生的内应力的第二释压结构。由于纳米银膜转移工装和银烧结工装中均设置了释压结构，可以避免工装内金属元件在芯片银烧结封装的热处理过程中产生形变，从而提高芯片的烧结封装效率。
-
公开(公告)号：CN113054016A
公开(公告)日：2021-06-29
申请号：CN201911370082.8
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/088
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN119050156A
公开(公告)日：2024-11-29
申请号：CN202411278696.4
申请日：2024-09-12
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L27/07 , H01L29/872 , H01L21/336 , H01L21/28
Abstract: 本发明涉及一种SiC MOSFET结构及其制造方法，所述SiC MOSFET结构的元胞包括：从下到上依次设置的N+衬底、N‑外延层、P肼区和N+区；延伸到N‑外延层内的至少1个沟槽，每个沟槽具有相对的侧壁和底部；位于N‑外延层内的所述沟槽的侧壁和底部具有P+注入区；所述沟槽内表面设置有栅氧层和栅极，所述栅极包括两部分，背离N‑外延层方向的栅极部分的宽度大于靠近N‑外延层方向的栅极部分的宽度；所述栅氧层和栅极的上方设置有层间介质；位于沟槽两端且位于N+区的上方设置有源极区；所述层间介质和源极区上方设置有源极；本发明降低栅漏寄生电容CGD，提高开关特性，降低功耗，提高芯片可靠性。
-
公开(公告)号：CN113054015B
公开(公告)日：2023-09-08
申请号：CN201911367261.6
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.037 seconds)
