-
公开(公告)号：CN112083305B
公开(公告)日：2024-04-19
申请号：CN202010739182.X
申请日：2020-07-28
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本公开提供一种SiC MOSFET器件结温的测量方法、装置、电子设备及存储介质，所述方法包括对处于不同测试温度下的参考SiC MOSFET器件施加预设栅源负电压和预设源漏电流，以测量所述参考SiC MOSFET器件在不同测试温度下的源‑漏二极管结电压；对所有测试温度及其对应的所述参考SiC MOSFET器件的源‑漏二极管结电压进行线性拟合，得到源‑漏二极管结电压与温度的线性关系；对待测SiC MOSFET器件施加所述预设栅源负电压和所述预设源漏电流，以测量所述待测SiC MOSFET器件的源‑漏二极管结电压；利用所述线性关系，根据所述待测SiC MOSFET器件的源‑漏二极管结电压确定其结温。该方法利用SiC MOSFET器件的结电压在一定的栅源负电压下具有良好线性温敏特性的特点，能够实现器件结温的准确测量。
-
公开(公告)号：CN111986991B
公开(公告)日：2023-06-23
申请号：CN202010838550.6
申请日：2020-08-19
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
Abstract: 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
公开(公告)号：CN114220844A
公开(公告)日：2022-03-22
申请号：CN202111539417.1
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L29/872 , H01L27/07 , H01L21/82 , H01L21/336 , H01L21/329
Abstract: 本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。
-
公开(公告)号：CN114121618A
公开(公告)日：2022-03-01
申请号：CN202010900701.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04 , H01L29/78 , H01L23/544
Abstract: 本说明书公开一种碳化硅晶体管及其制备方法。具体地，所述制备方法包括：在所述碳化硅外延层上形成Poly薄层和第一掩膜层；所述第一掩膜层包括第一注入窗口和掩膜标记；利用所述第一掩膜层对所述Poly薄层进行非穿透刻蚀形成Poly注入掩蔽层；注入第一离子，在所述碳化硅外延层与所述第一导电类型掩蔽区对应的位置形成第一导电类型区；以所述Poly层标记为对准参照，在所述第一导电类型区内形成第二导电类型区；其中，所述第一导电类型区超出所述第二导电类型区的区域为沟道结构。本说明书的技术方案，能够有效控制所述第二导电类型区相对所述第一导电类型区的偏差，从而提高晶体管的对准精度，有益于短沟道碳化硅晶体管的制备。
-
公开(公告)号：CN113130304A
公开(公告)日：2021-07-16
申请号：CN201911391962.3
申请日：2019-12-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/04
Abstract: 本公开提供一种碳化硅器件电极金属层的湿法刻蚀方法。该方法包括：调整待刻蚀的碳化硅晶圆的位置，使所述碳化硅晶圆上的待刻蚀电极金属层垂直于刻蚀液的液面且所述碳化硅晶圆的主定位边与所述刻蚀液的液面呈第一预设角度；其中，所述第一预设角度为40°至50°；将所述碳化硅晶圆按照预设频率浸入到所述刻蚀液中，以对所述电极金属层进行刻蚀；其中，每次将浸入所述刻蚀液中的所述碳化硅晶圆取出静置预设时长。不仅可以消除所述电极金属层刻蚀过程中各管芯在纵向与横向的刻蚀差异，还可以消除在所述电极金属层刻蚀过程中产生的并附着于所述电极金属层表面的氢气气泡，避免造成刻蚀残留。提高了器件的电学性能与成品率，节约了制造成本。
-
Patent Agency Ranking
公开(公告)号：CN113054016A
公开(公告)日：2021-06-29
申请号：CN201911370082.8
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/088
Abstract: 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN112201579A
公开(公告)日：2021-01-08
申请号：CN202010872619.7
申请日：2020-08-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/308 , H01L23/544
Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。
-
公开(公告)号：CN112216605B
公开(公告)日：2024-09-10
申请号：CN201910616287.3
申请日：2019-07-09
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/3065 , H01L21/331 , H01L21/336 , H01L29/739 , H01L29/78
Abstract: 本发明提供了一种碳化硅沟槽，其具有侧壁陡直和底部圆滑的沟槽结构。本发明还提供了一种碳化硅沟槽的制备方法。本发明提供的侧壁陡直、底部圆滑的碳化硅沟槽既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。本发明提供的方法可以制备得到具有侧壁陡直和底部圆滑的沟槽结构，工艺步骤简单，能够极大地提高工艺效率和节约成本。
-
公开(公告)号：CN116148633A
公开(公告)日：2023-05-23
申请号：CN202310103691.7
申请日：2023-02-10
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明涉及半导体制造领域，公开了一种筛选具有潜在缺陷的芯片的方法和装置，所述方法将待测试的芯片基于预设的漏电流条件进行击穿电压V(BR)DSS测试；再分别基于额定电压和120％*额定电压进行两次漏电流测试；最后基于两次漏电流测试结果对芯片进行合格判定，即判定芯片是否具有潜在缺陷。本发明通过设置V(BR)DSS、漏电流静态测试，监控芯片在承受较大电应力后漏电流变化情况，可筛选出后续耐压失效概率高及风险大的碳化硅功率半导体器件，以及普通静态测试无法筛选具有潜在缺陷和漏电曲线较软的SiC功率半导体器件，降低SiC功率半导体器件在应用端和封装端的早期失效率，提高SiC功率半导体器件在耐压上的良率和寿命。
-
公开(公告)号：CN116130520A
公开(公告)日：2023-05-16
申请号：CN202211678724.2
申请日：2022-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.042 seconds)
