-
公开(公告)号：CN103871895A
公开(公告)日：2014-06-18
申请号：CN201310628242.0
申请日：2013-11-29
Applicant: 国际商业机器公司 , 格罗方德半导体股份有限公司 , 瑞萨电子株式会社
IPC: H01L21/336 , H01L21/28
CPC classification number: H01L29/66795 , H01L29/41791
Abstract: 一种用于制造场效应晶体管器件的方法，包括：在基底上图案化鳍部，在布置在基底上的一部分鳍部和一部分绝缘层上方图案化栅叠层，在栅叠层、一部分鳍部及一部分绝缘层上方形成保护屏障，保护屏障包封栅叠层，第二绝缘层在部分鳍部和保护屏障上方沉积，执行第一蚀刻过程以便选择性地去除部分第二绝缘层而无需显著去除保护屏障以便限定空腔，所述空腔暴露鳍部的部分源区和漏区，并且导电材料在空腔内沉积。
-
公开(公告)号：CN116762497A
公开(公告)日：2023-09-15
申请号：CN202280010731.7
申请日：2022-01-19
Applicant: 国际商业机器公司
Abstract: 存储器结构(100)包括嵌入在衬底中的ReRAM模块(110)。在衬底上形成绝缘层(106)。第一电极位于绝缘层上。第一电极近似连接到ReRAM模块的第一端并且包括第一表面区域。第二电极位于所述绝缘层上。第二电极近似连接到ReRAM模块的第二端。第二电极包括第二表面区域、等离子体相互作用部件(116)和电阻部件(118)。该电阻部件位于等离子体相互作用部件与ReRAM模块之间。当第一表面面积和第二表面面积暴露于等离子体的施加时，第一表面面积与第二表面面积的比率在第一电极与第二电极之间产生电压。电压在ReRAM模块中形成导电细丝。
-
公开(公告)号：CN100382301C
公开(公告)日：2008-04-16
申请号：CN200410036662.0
申请日：2004-04-29
Applicant: 国际商业机器公司
Inventor： 劳伦斯·A·卡勒文格 , 斯蒂芬·E·格里科 , 基思·T·克维特尼亚克 , 徐顺天 , 杨智超 , 王允愈 , 黄洸汉
IPC: H01L23/52 , H01L21/768 , H01L21/312
Abstract: 本发明给出在集成电路结构中形成布线层的方法，它形成有机绝缘体、对绝缘体进行构图、在绝缘体上沉积衬垫并将该结构暴露到等离子体中以在绝缘体靠近衬垫的区域中形成小孔。衬垫足够薄，以使等离子体穿过衬垫在绝缘体中形成小孔。在等离子体处理过程中，等离子体穿过衬垫而不影响衬垫。在等离子体处理之后，可沉积附加衬垫材料。之后，沉积导体，并从结构上除去导体的多余部分从而导体只存在于绝缘体的构图部分中。这一方法制作了具有如下部分的集成电路结构：具有已构图部件的有机绝缘体、连线已构图部件的衬垫以及填充已构图部件的导体。绝缘体包括沿与衬垫接触的绝缘体表面的小孔，小孔只沿与衬垫接触的绝缘体的表面存在(衬垫不在小孔中)。
-
公开(公告)号：CN1551346A
公开(公告)日：2004-12-01
申请号：CN200410036662.0
申请日：2004-04-29
Applicant: 国际商业机器公司
Inventor： 劳伦斯·A·卡勒文格 , 斯蒂芬·E·格里科 , 基思·T·克维特尼亚克 , 徐顺天 , 杨智超 , 王允愈 , 黄洸汉
IPC: H01L23/52 , H01L21/768 , H01L21/312
CPC classification number: H01L21/76843 , H01L21/76807 , H01L21/76814 , H01L21/7682 , H01L21/76826 , H01L21/76835 , H01L21/76856 , H01L2221/1036
Abstract: 本发明给出在集成电路结构中形成布线层的方法，它形成有机绝缘体、对绝缘体进行构图、在绝缘体上沉积衬垫并将该结构暴露到等离子体中以在绝缘体靠近衬垫的区域中形成小孔。衬垫足够薄，以使等离子体穿过衬垫在绝缘体中形成小孔。在等离子体处理过程中，等离子体穿过衬垫而不影响衬垫。在等离子体处理之后，可沉积附加衬垫材料。之后，沉积导体，并从结构上除去导体的多余部分从而导体只存在于绝缘体的构图部分中。这一方法制作了具有如下部分的集成电路结构：具有已构图部件的有机绝缘体、连线已构图部件的衬垫以及填充已构图部件的导体。绝缘体包括沿与衬垫接触的绝缘体表面的小孔，小孔只沿与衬垫接触的绝缘体的表面存在(衬垫不在小孔中)。
-
公开(公告)号：CN1503345A
公开(公告)日：2004-06-09
申请号：CN200310103454.3
申请日：2003-11-03
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L21/3205
CPC classification number: H01L21/7684 , C25D5/18 , C25D7/123 , H01L21/2885 , H01L21/32115 , H01L21/32134 , H01L21/76879
Abstract: 本发明提供了一种在不使用化学机械抛光的情况下形成平坦的Cu互连的方法，即：控制铜互连结构的形状的方法，该方法具有以下步骤：使用第一镀覆方法在一镀液中以第一镀覆时间在铜籽晶层上镀覆具有预定最终形状的铜互连结构，其中第一镀覆时间小于镀覆全部最终形状所必需的总时间；以及在铜镀液中以第二时间段电处理镀覆的铜互连结构，第二时间段至少足够形成预定最终形状。
-
Patent Agency Ranking
公开(公告)号：CN114600191A
公开(公告)日：2022-06-07
申请号：CN202080074511.1
申请日：2020-10-27
Applicant: 国际商业机器公司
Abstract: 通过在互连介电材料层上形成一对牺牲导电焊盘来提供低形成电压NVM设备，互连介电材料层嵌入一对第二导电结构和图案化材料堆叠。所述牺牲导电焊盘中的一个牺牲导电焊盘具有第一区域并接触所述第二导电结构中的一个的表面，所述第二导电结构中的一个的表面接触下面的第一导电结构的表面，并且所述牺牲导电焊盘中的另一个具有不同于所述第一区域的第二区域并接触所述第二导电结构中的另一个的表面，所述第二导电结构中的另一个的表面接触所述图案化材料堆叠的顶部电极的表面。执行等离子体处理以诱导天线效应且将图案化材料堆叠的介电切换材料转换成导电细丝。在等离子体处理之后，去除该对牺牲导电焊盘。
-
公开(公告)号：CN100461352C
公开(公告)日：2009-02-11
申请号：CN02827172.6
申请日：2002-11-22
Applicant: 国际商业机器公司 , 因菲尼奥恩技术股份公司
Inventor： 陈自强 , 布雷特·H·恩格尔 , 约翰·A·菲茨西蒙斯 , 特伦斯·凯恩 , 内夫塔利·E·勒斯蒂格 , 安·麦克唐纳 , 文森特·麦加海 , 徐顺天 , 安东尼·K·斯坦珀 , 王允愈 , 厄尔德姆·卡尔塔利奥格鲁
CPC classification number: H01L21/76834 , H01L21/76801 , H01L21/76807 , H01L21/76832 , H01L23/5226 , H01L23/53228 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 公开了一种改进的后端连线(BEOL)金属化结构。该结构包括双层扩散阻挡层或帽层，其中优选用高密度等离子体化学汽相淀积(HDP CVD)工艺淀积的介电材料形成第一帽层(116，123)，并且优选用等离子体增强化学汽相淀积(PE CVD)工艺淀积的介电材料形成第二帽层(117，124)。还公开了一种用于形成BEOL金属化结构的方法。本发明特别有利于含有用于层间介电(ILD)的低-k介电材料和用于导体的铜的互连结构。
-
公开(公告)号：CN101036217A
公开(公告)日：2007-09-12
申请号：CN200580018051.6
申请日：2005-05-31
Applicant: 国际商业机器公司
Inventor： 德伦·N·邓恩 , 金亨俊 , 斯蒂芬·M·罗斯纳杰尔 , 徐顺天
IPC: H01L21/283 , H01L21/52
CPC classification number: H01L21/76846 , H01L21/28562 , H01L23/53238 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及在低k材料上沉积氮化钽(TaN)扩散阻挡区域的方法。该方法包括在腔中通过进行等离子体增强原子层沉积(PE－ALD)在低k材料衬底(102)上从钽基前体和氮等离子体形成保护层(104)。保护层(104)具有比其钽含量大的氮含量。然后通过进行PE－ALD从钽基前体以及包括氢和氮的等离子体形成基本化学计量的氮化钽层。本发明还包括这样形成的氮化钽扩散阻挡区域(108)。在一个实施例中，该金属前体包括五氯化钽(TaCl5)。本发明产生低k材料与衬垫材料之间锐利的界面。
-
公开(公告)号：CN107615461A
公开(公告)日：2018-01-19
申请号：CN201680029745.8
申请日：2016-05-06
Applicant: 国际商业机器公司
IPC: H01L21/336
Abstract: 提供了一种半导体结构，所述半导体结构包含具有端壁(15W)并从衬底(10)向上延伸的半导体鳍部分(14P)。栅极结构(16)跨越所述半导体鳍部分(14P)的一部分。第一组栅极间隔物(24P/50P)位于栅极结构(16L/16R)的相对侧壁表面上；并且第二组栅极间隔物(32P)位于所述第一组栅极间隔物(24P/50P)的侧壁上。所述第二组栅极间隔物(32P)的一个栅极间隔物具有直接接触所述半导体鳍部分(14P)的所述端壁(15W)的下部。
-
公开(公告)号：CN103137493B
公开(公告)日：2016-12-21
申请号：CN201210482758.4
申请日：2012-11-23
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/6681 , H01L29/785
Abstract: 本发明的各种实施例总体上涉及具有改进的栅极平坦性的FinFET，具体而言，公开了一种具有改进的栅极平坦性的FinFET和制作方法。栅极在去除任何非所需鳍之前设置于鳍图案上。光刻技术或者蚀刻技术或者二者的组合可以用来去除非所需鳍。可以合并剩余鳍中的所有鳍或者一些鳍。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.043 seconds)
