-
公开(公告)号:CN103688356A
公开(公告)日:2014-03-26
申请号:CN201280035052.1
申请日:2012-03-06
Applicant: 国际商业机器公司
IPC: H01L27/00
CPC classification number: H01L29/42364 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L29/165 , H01L29/41775 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/665 , H01L29/66545 , H01L29/6659 , H01L29/66636 , H01L29/7833 , H01L29/7843 , H01L29/7848
Abstract: 在替代栅方案中,在栅极腔中的底面和侧壁表面上沉积连续材料层。去除所述连续材料层的垂直部分,以形成其垂直部分不延伸到所述栅极腔的顶部的栅极部件。所述栅极部件可以用作栅极电介质或功函数材料部分以形成增强替代栅场效应晶体管的性能的栅极结构。
-
公开(公告)号:CN103107092A
公开(公告)日:2013-05-15
申请号:CN201210383534.8
申请日:2012-10-11
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/2822 , H01L21/26506 , H01L21/823412 , H01L21/823437 , H01L21/84 , H01L27/1203 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66545
Abstract: 一种方法,其包括提供具有半导体层并在所述半导体层上设置有绝缘体层的晶片。所述绝缘体层具有在其中设置的开口以暴露所述半导体层的表面,其中每个开口对应于将会成为设置在栅极堆叠下面的半导体层内的晶体管通道的位置。所述方法还包括沉积高介电常数栅极绝缘体层以覆盖所述半导体层的暴露表面和所述绝缘体层的侧面;在高介电常数栅极绝缘体层上面沉积栅极金属层;通过栅极金属层和下面的高介电常数栅极绝缘体层注入碳以在所述半导体层的上部形成碳注入区域,所述碳注入区域具有选定碳浓度以建立所述晶体管的电压阈值。
-
公开(公告)号:CN100505168C
公开(公告)日:2009-06-24
申请号:CN200580024677.8
申请日:2005-08-18
Applicant: 国际商业机器公司
IPC: H01L21/285
CPC classification number: H01L21/28518 , H01L29/665
Abstract: 本发明提供了一种用于通过使用含金属的硅合金(56)并结合其中进行两次不同的热循环的第一次退火在硅化期间增强金属的单向扩散的方法。该第一次退火的第一次热循环在能够增强金属例如Co和/或Ni向含Si层(52)中的单向扩散的温度下进行。第一次热循环导致无定形的含金属的硅化物(60)形成。第二次热循环在将无定形的含金属的硅化物转化成结晶的富金属硅化物(64)的温度下进行,该结晶的富金属硅化物与含金属的硅合金层或纯的含金属层相比基本上不能被蚀刻。在第一次退火之后,进行选择性的蚀刻以便从该结构去除任何未反应的含金属合金。进行第二次退火以便将通过第一次退火的两次热循环形成的富金属硅化物相转化成处于其最低电阻相的金属硅化物(68)相。提供其厚度自限制的金属硅化物。
-
公开(公告)号:CN1761056A
公开(公告)日:2006-04-19
申请号:CN200510079823.9
申请日:2005-06-29
Applicant: 国际商业机器公司
IPC: H01L23/522 , H01L21/768 , H05K3/46
CPC classification number: H01L21/76802 , H01L21/76805 , H01L21/76843 , H01L21/76844 , H01L21/76847 , H01L21/76865 , H01L23/5226 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了一种可以在BEOL中制造的互连结构,该互连结构与上述常规的互连结构相比,在正常芯片操作中表现良好的机械接触,并在各种可靠性测试中不发生故障。本发明的互连结构在位于层间介质层中的过孔底部具有弯折界面。具体地,本发明的互连结构包括:第一介质层,其中嵌有至少一个金属互连;第二介质层,位于所述第一介质层上,其中所述第二介质层具有至少一个开口,所述开口具有上线路区域和下过孔区域,所述下过孔区域包括弯折界面;至少一对衬里,位于所述至少一个开口的至少垂直壁上;以及导电材料,填充所述至少一个开口。
-
公开(公告)号:CN1181530C
公开(公告)日:2004-12-22
申请号:CN96180571.4
申请日:1996-12-16
Applicant: 国际商业机器公司
Inventor: 派纳约提斯·C·安德里卡可斯 , 哈里克利亚·德里吉安尼 , 约翰·O·杜可威克 , 威尔玛·J·霍尔凯斯 , 塞普莱恩·E·尤佐 , 黄洸汉 , 胡朝坤 , 丹尼尔·C·艾德尔斯坦恩 , 肯尼思·P·罗得贝尔 , 杰弗瑞·L·哈得
IPC: H01L21/768 , H01L23/532
Abstract: 描述了一种制造集成电路芯片的亚微米互连结构的工艺。借助于含有添加剂且通常用来淀积平整光亮的可延展的低应力Cu金属的浴液电镀Cu,得到了无空洞和无缝隙的导体。此方法极好地填充图形而不留下空洞或缝隙的能力是独一无二的且优越于其它淀积方法。
-
公开(公告)号:CN1545726A
公开(公告)日:2004-11-10
申请号:CN01821895.4
申请日:2001-12-19
IPC: H01L21/44 , H01L21/4763
CPC classification number: H01L21/76846 , H01L21/76858 , H01L21/76886 , H01L23/53238 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 在具有铜互连和低k层间电介质的集成电路中,发现热处理后开路的问题,通过Ti第一衬层(42)、随后的CVDTiN保形衬层(46)、依次随后的TA或TaN最终衬层(48)解决该问题,从而增强通孔和底铜层之间的粘附力,同时把由Ti和铜之间合金化引起的电阻增加减小到可接受的值。
-
公开(公告)号:CN1486504A
公开(公告)日:2004-03-31
申请号:CN01821902.0
申请日:2001-12-13
IPC: H01K3/10
CPC classification number: H01L21/76843 , H01L21/76846 , H01L23/53238 , H01L2924/0002 , Y10T29/49126 , Y10T29/49128 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165 , H01L2924/00
Abstract: 在具有铜互连(30,50)和低k层间介质(40)的集成电路中,发现热处理后的断路问题,通过Cr第一衬层(42)、随后CVD TiN保形衬层(46)、依次随后的Ta或TaN最终衬层(48)解决该问题,从而提高通孔(50)和下层的铜层(30)之间的粘附力,同时保持低电阻。
-
公开(公告)号:CN1471158A
公开(公告)日:2004-01-28
申请号:CN03146676.1
申请日:2003-07-10
Applicant: 国际商业机器公司
Inventor: 劳伦斯·A·克莱文格 , 许宗美 , 许履尘 , 黄洸汉
CPC classification number: H01L23/367 , H01L23/5223 , H01L2924/0002 , Y10T307/74 , Y10T307/766 , Y10T307/773 , Y10T307/832 , H01L2924/00
Abstract: 一种集成芯片结构的方法和结构,该集成芯片结构包括:衬底,具有电源;芯片,附于衬底;至少两个去耦电容器,附于芯片和电源;以及控制电路,被配置为选择有源去耦电容器的物理位置以使其与无源去耦电容器交错。本发明选择性地将去耦电容器与电源连接和断开,从而使无源去耦电容器在芯片上提供一致的散热功能,并且使有源去耦电容器在芯片上提供一致的功率调节功能。
-
公开(公告)号:CN103515244A
公开(公告)日:2014-01-15
申请号:CN201310234789.2
申请日:2013-06-14
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/51
CPC classification number: H01L29/66545 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及具有降低的层间电介质层蚀刻速率的替代金属栅极处理。一种形成半导体器件结构的方法包括:在半导体衬底以及形成于该衬底上的虚设晶体管栅极结构之上形成层间电介质(ILD)层;在该ILD层的顶部中灌注浅气体团簇离子束(GCIB)层;以及从所述虚设晶体管栅极结构去除至少一层,其中所述至少一个层包括与所述ILD层相同的材料,并且其中所述GCIB层与所述ILD层相比具有更慢的蚀刻速率。
-
公开(公告)号:CN101542710B
公开(公告)日:2012-01-18
申请号:CN200780031776.8
申请日:2007-09-06
Applicant: 国际商业机器公司
IPC: H01L21/68
CPC classification number: H01L21/76846 , H01L21/76856
Abstract: 本发明的实施例提供了一种在半导体器件和后端工艺互连之间的电介质材料层中制造接触结构的方法。该方法包括在所述电介质材料层中生成至少一个接触开口;通过化学气相淀积工艺形成第一TiN膜,所述第一TiN膜对所述接触开口加衬;以及通过物理气相淀积工艺形成第二TiN膜,所述第二TiN膜对所述第一TiN膜加衬。还提供了根据本发明的实施例制造的接触结构。
-
-
-
-
-
-
-
-
-