-
公开(公告)号：CN101490827A
公开(公告)日：2009-07-22
申请号：CN200780026852.6
申请日：2007-05-18
Applicant: 国际商业机器公司
IPC: H01L21/4763
CPC classification number: H01L21/76808 , H01L21/76805 , H01L21/76814 , H01L21/76846 , H01L2924/0002 , H01L2924/00
Abstract: 一种在层间介电(ILD)材料中形成互连结构的方法，该方法包括步骤：在ILD材料中建立一个或多个通孔开口；形成覆盖一个或多个通孔开口中的至少一个的第一内衬；在由第一内衬覆盖的一个或多个通孔开口中的至少一个的顶上建立一个或多个沟槽开口；以及形成覆盖一个或多个沟槽开口中的至少一个和至少部分第一内衬的第二内衬。还提供了一种通过该方法形成的互连结构。
-
公开(公告)号：CN104576370A
公开(公告)日：2015-04-29
申请号：CN201410551194.4
申请日：2014-10-17
Applicant: 国际商业机器公司 , 格罗方德半导体股份有限公司
IPC: H01L21/335
CPC classification number: H01L21/823828 , H01L21/823437 , H01L21/823468 , H01L21/823864
Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。
-
Patent Agency Ranking
公开(公告)号：CN104576370B
公开(公告)日：2018-03-27
申请号：CN201410551194.4
申请日：2014-10-17
Applicant: 国际商业机器公司 , 格罗方德半导体股份有限公司
IPC: H01L21/335
CPC classification number: H01L21/823828 , H01L21/823437 , H01L21/823468 , H01L21/823864
Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。
-
公开(公告)号：CN103137493A
公开(公告)日：2013-06-05
申请号：CN201210482758.4
申请日：2012-11-23
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/6681 , H01L29/785
Abstract: 本发明的各种实施例总体上涉及具有改进的栅极平坦性的FinFET，具体而言，公开了一种具有改进的栅极平坦性的FinFET和制作方法。栅极在去除任何非所需鳍之前设置于鳍图案上。光刻技术或者蚀刻技术或者二者的组合可以用来去除非所需鳍。可以合并剩余鳍中的所有鳍或者一些鳍。
-
公开(公告)号：CN103137493B
公开(公告)日：2016-12-21
申请号：CN201210482758.4
申请日：2012-11-23
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/6681 , H01L29/785
Abstract: 本发明的各种实施例总体上涉及具有改进的栅极平坦性的FinFET，具体而言，公开了一种具有改进的栅极平坦性的FinFET和制作方法。栅极在去除任何非所需鳍之前设置于鳍图案上。光刻技术或者蚀刻技术或者二者的组合可以用来去除非所需鳍。可以合并剩余鳍中的所有鳍或者一些鳍。
-
公开(公告)号：CN105190853A
公开(公告)日：2015-12-23
申请号：CN201480023493.9
申请日：2014-10-23
Applicant: 国际商业机器公司
Inventor： S·K·卡纳卡萨巴帕西 , S·A·西格 , T·E·斯坦达尔特 , Y·尹
IPC: H01L21/336 , H01L29/423
CPC classification number: H01L27/0886 , H01L21/76224 , H01L21/823431 , H01L21/823481 , H01L29/6681 , Y02P80/30
Abstract: 诸如通过在反应离子蚀刻期间交替气体来循环地交替蚀刻剂，交替地并循环地对形成finFET的鳍的半导体材料和介于所述鳍之间的局部隔离材料的交错的结构执行蚀刻。当半导体材料和局部隔离材料的一个在半导体材料和局部隔离材料的另一个之上突起一段预设的距离时，优选将蚀刻剂替换。由于突起的表面比凹进的表面蚀刻得更快，整体蚀刻处理加快，并且以更少的时间完成，使得对其它材料(蚀刻剂对其选择性不理想)的侵蚀减少并且允许改进对沟槽的蚀刻以形成改进的隔离结构。
-
公开(公告)号：CN101490827B
公开(公告)日：2012-06-13
申请号：CN200780026852.6
申请日：2007-05-18
Applicant: 国际商业机器公司
IPC: H01L21/4763
CPC classification number: H01L21/76808 , H01L21/76805 , H01L21/76814 , H01L21/76846 , H01L2924/0002 , H01L2924/00
Abstract: 一种在层间介电(ILD)材料中形成互连结构的方法，该方法包括步骤：在ILD材料中建立一个或多个通孔开口；形成覆盖一个或多个通孔开口中的至少一个的第一内衬；在由第一内衬覆盖的一个或多个通孔开口中的至少一个的顶上建立一个或多个沟槽开口；以及形成覆盖一个或多个沟槽开口中的至少一个和至少部分第一内衬的第二内衬。还提供了一种通过该方法形成的互连结构。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
