公开(公告)号：CN114220844A

公开(公告)日：2022-03-22

申请号：CN202111539417.1

申请日：2021-12-15

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  王亚飞 ,  郑昌伟 ,  王志成 ,  刘启军 ,  刘小东 ,  李诚瞻

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/78 ,  H01L29/872 ,  H01L27/07 ,  H01L21/82 ,  H01L21/336 ,  H01L21/329

Abstract: 本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。

公开(公告)号：CN114121618A

公开(公告)日：2022-03-01

申请号：CN202010900701.6

申请日：2020-08-31

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  魏伟 ,  赵艳黎 ,  王志成 ,  郑昌伟 ,  龚芷玉 ,  李诚瞻 ,  罗海辉

IPC: H01L21/04 ,  H01L29/78 ,  H01L23/544

Abstract: 本说明书公开一种碳化硅晶体管及其制备方法。具体地，所述制备方法包括：在所述碳化硅外延层上形成Poly薄层和第一掩膜层；所述第一掩膜层包括第一注入窗口和掩膜标记；利用所述第一掩膜层对所述Poly薄层进行非穿透刻蚀形成Poly注入掩蔽层；注入第一离子，在所述碳化硅外延层与所述第一导电类型掩蔽区对应的位置形成第一导电类型区；以所述Poly层标记为对准参照，在所述第一导电类型区内形成第二导电类型区；其中，所述第一导电类型区超出所述第二导电类型区的区域为沟道结构。本说明书的技术方案，能够有效控制所述第二导电类型区相对所述第一导电类型区的偏差，从而提高晶体管的对准精度，有益于短沟道碳化硅晶体管的制备。

公开(公告)号：CN112201579A

公开(公告)日：2021-01-08

申请号：CN202010872619.7

申请日：2020-08-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 魏伟 ,  罗烨辉 ,  赵艳黎 ,  王志成 ,  龚芷玉 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/308 ,  H01L23/544

Abstract: 本发明公开了一种半导体芯片对准标记的制作方法及半导体芯片，所述方法包括以下步骤：在衬底之上形成外延层；在外延层之上形成掩膜层；通过光刻并刻蚀掩膜层的注入区窗口和对准标记窗口，直到露出外延层上表面的对应区域；在注入区窗口进行离子注入；在除了对准标记窗口之外的半导体芯片表面区域形成标记光刻层；利用标记光刻层作为掩膜对所述外延层上表面的对应区域进行刻蚀，将其刻蚀至指定深度；去除标记光刻层和所述掩膜层。本发明在形成注入区窗口的同时，也在划片道上形成对准标记，通过光刻刻蚀把掩膜层的对准标记传递到外延层上形成永久标记，作为后续光刻涂层的对准标记，降低了两层间对准精度偏差值，提升了套刻精度。

公开(公告)号：CN114121639B

公开(公告)日：2025-04-18

申请号：CN202010881132.5

申请日：2020-08-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 王志成 ,  龚芷玉 ,  刘启军 ,  罗烨辉 ,  周才能 ,  宋瓘 ,  曹申 ,  赵艳黎 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/3065 ,  H01L21/306 ,  H01L21/308 ,  H01L21/762 ,  H10D62/10 ,  H10D64/27 ,  H10D64/01

Abstract: 本发明提供了一种圆滑沟槽的制作方法及圆滑沟槽结构，所述制作方法包括：首先由经所述掩膜层，利用以各向异性为主的第一次干法刻蚀蚀刻所述半导体晶圆，以形成侧壁陡直和底部平滑的沟槽结构，然后去除所述第一层掩膜，并在没有掩膜层的保护情况下，利用以各向同性为主的第二次干法刻蚀蚀刻所述半导体晶圆，以圆滑所述沟槽的顶部和底部，最终形成侧壁陡直、顶部和底部圆滑的沟槽。因此，本发明提供的沟槽制作方法工艺步骤简单，能够极大地提高工艺效率和节约成本，本发明提供的圆滑沟槽结构既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。

公开(公告)号：CN119050156A

公开(公告)日：2024-11-29

申请号：CN202411278696.4

申请日：2024-09-12

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘启军 ,  宋瓘 ,  罗烨辉 ,  何启鸣 ,  王亚飞 ,  姚尧 ,  李诚瞻 ,  肖强 ,  罗海辉

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L27/07 ,  H01L29/872 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明涉及一种SiC MOSFET结构及其制造方法，所述SiC MOSFET结构的元胞包括：从下到上依次设置的N+衬底、N‑外延层、P肼区和N+区；延伸到N‑外延层内的至少1个沟槽，每个沟槽具有相对的侧壁和底部；位于N‑外延层内的所述沟槽的侧壁和底部具有P+注入区；所述沟槽内表面设置有栅氧层和栅极，所述栅极包括两部分，背离N‑外延层方向的栅极部分的宽度大于靠近N‑外延层方向的栅极部分的宽度；所述栅氧层和栅极的上方设置有层间介质；位于沟槽两端且位于N+区的上方设置有源极区；所述层间介质和源极区上方设置有源极；本发明降低栅漏寄生电容CGD，提高开关特性，降低功耗，提高芯片可靠性。

公开(公告)号：CN114613674A

公开(公告)日：2022-06-10

申请号：CN202011419917.7

申请日：2020-12-07

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  刘芹 ,  戴小平

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明提供了一种碳化硅MOSFET器件的制备方法，包括步骤1，在n+碳化硅衬底上生长n‑外延层；步骤2，生长p阱外延层；步骤3，生长p+外延层；步骤4，生长p‑外延层；步骤5，形成JFET区n+注入层；步骤6，形成JFET区n‑注入层；步骤7，形成源极n+接触层；步骤8，形成源极p++接触层；步骤9，在高温激活炉中退火；步骤10，在高温氧化炉中干氧热氧化生长栅氧化层；步骤11，在二氧化硅栅介质上淀积多晶硅，形成栅电极；步骤12，在源区N+接触、P++接触和n+碳化硅衬底背面淀积金属，退火后形成欧姆接触，形成源电极和漏电极；本发明提供的碳化硅MOSFET器件的制备方法能减小注入引起沟道电子迁移率降低负面影响，降低器件的导通电阻，提升电流输出能力。

公开(公告)号：CN112993009A

公开(公告)日：2021-06-18

申请号：CN201911302916.1

申请日：2019-12-17

Applicant: 株洲中车时代半导体有限公司

Inventor： 周才能 ,  陈喜明 ,  王志成 ,  魏伟 ,  丁杰钦 ,  罗烨辉 ,  刘坤 ,  龚芷玉 ,  赵艳黎 ,  李诚瞻

IPC: H01L29/06 ,  H01L21/82

Abstract: 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。

公开(公告)号：CN112635315B

公开(公告)日：2024-05-28

申请号：CN202011454720.7

申请日：2020-12-10

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  丁杰钦 ,  焦莎莎 ,  罗海辉

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/51

Abstract: 本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。

公开(公告)号：CN116130480A

公开(公告)日：2023-05-16

申请号：CN202211680292.9

申请日：2022-12-26

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  王亚飞 ,  郑昌伟 ,  王志成 ,  刘启军 ,  刘小东 ,  李诚瞻

IPC: H01L27/02 ,  H01L27/088 ,  H01L29/417 ,  H01L21/70

Abstract: 本发明提供一种金属氧化物半导体场效应晶体管及其制造方法，该晶体管通过在JFET区集成肖特基势垒二极管，改善了碳化硅双极退化现象，提高芯片可靠性，降低了模块封装成本；槽式结构的肖特基势垒二极管，有效的保护对金属氧化物半导体场效应晶体管的JFET区电场及肖特基势垒二极管的肖特基接触电场进行保护，提升金属氧化物半导体场效应晶体管的阻断能力；槽型式的源极结构，在三维空间上增加了源孔的接触面积，降低了源接触电阻对器件整体电阻的影响，利于更大电流容量的输出。

公开(公告)号：CN115954379A

公开(公告)日：2023-04-11

申请号：CN202211436700.6

申请日：2022-11-16

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  李诚瞻 ,  郑昌伟 ,  王亚飞 ,  宋瓘 ,  罗海辉

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及芯片制造技术领域，提供了带有P+沟槽结构的碳化硅MOSFET器件及制作方法。该器件的元胞包括：所述碳化硅N‑外延层内部形成有两个对称设置的P‑base区域；所述P‑base区域内部形成有通过自对准技术形成的N+源极区域，所述N+源极区域内部形成有P+沟槽；所述P+沟槽的底部下方形成有P+源极区域；所述碳化硅N‑外延层形成有层间绝缘介质，所述层间绝缘介质内设有栅极金属，所述层间绝缘介质设有源极开孔；所述P+沟槽的侧壁和底部，以及所述源极开孔的底部设有均匀厚度的源极金属。本公开实施例通过形成的N+源极和P+源极，使得源极与P‑base形成短接，抑制寄生NPN效应，同时又提高P+源极的精度，避免元胞内的不均流现象，提高器件的可靠性。