-
公开(公告)号：CN115527947A
公开(公告)日：2022-12-27
申请号：CN202210886648.8
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及一种半导体装置的形成方法，本文所述的技术能以选择性方式为p型源极/漏极区域与n型源极/漏极区域形成相应(不同)类型的金属硅化物层。举例而言，可选择性地形成p型金属硅化物层在p型源极/漏极区域上方(例如，使得p型金属硅化物层不形成在n型源极/漏极区域上方)，且可形成(可为选择性地或非选择性地)n型金属硅化物层在n型源极/漏极区域上方。提供介于p型金属硅化物层及p型源极/漏极区域之间的低萧特基能障高度与介于n型金属硅化物层及n型源极/漏极区域之间的低萧特基能障高度。p型源极/漏极区域与n型源极/漏极区域两者的接触电阻降低。
-
公开(公告)号：CN118231349A
公开(公告)日：2024-06-21
申请号：CN202311696056.0
申请日：2023-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了半导体结构及其形成方法。本公开实施例的方法包括：接收工件，工件包括位于衬底上方的底部源极/漏极部件、位于底部源极/漏极部件上方的第一介电层、位于第一介电层上方的顶部源极/漏极部件以及位于顶部源极/漏极部件上方的第二介电层；穿过第二介电层形成前侧开口以暴露顶部源极/漏极部件的部分；在顶部源极/漏极部件的暴露部分上选择性沉积第一硅化物层；在第一硅化物层上方形成顶部金属填充层以填充前侧开口；穿过衬底形成背侧开口以暴露底部源极/漏极部件的部分；在底部源极/漏极部件的暴露部分上选择性沉积第二硅化物层；以及在第二硅化物层上形成底部金属填充层。
-
公开(公告)号：CN113451215A
公开(公告)日：2021-09-28
申请号：CN202110631750.9
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。
-
公开(公告)号：CN110223954B
公开(公告)日：2021-08-17
申请号：CN201810998352.9
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。
-
公开(公告)号：CN118610255A
公开(公告)日：2024-09-06
申请号：CN202410572290.0
申请日：2024-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 描述了半导体装置结构及其形成方法。在部分实施方式中，该结构包括位于在基板上的N型源极/漏极磊晶特征、在基板上的P型源极/漏极磊晶特征、直接设置在N型源极/漏极磊晶特征上的第一硅化物层以及直接设置在P型源/漏极磊晶特征上的第二硅化物层。第一和第二硅化物层包含第一金属，第二硅化物层比第一硅化物层实质上更厚。该结构更包含直接设置在该第一硅化物层上的第三硅化物层以及直接设置在该第二硅化物层上的第四硅化物层。第三和该第四硅化物层包含与该第一金属不同的一第二金属，且第三硅化物层比第四硅化物层实质上更厚。
-
Patent Agency Ranking
公开(公告)号：CN113451215B
公开(公告)日：2024-03-22
申请号：CN202110631750.9
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本公开涉及制造半导体器件的方法。本公开提供了一种扩大用于形成源极/漏极接触件的工艺窗口的方法。该方法可以包括：接收包括源极/漏极特征的工件，该源极/漏极特征在被限定在两个栅极结构之间的源极/漏极开口中暴露；在源极/漏极开口的侧壁和源极/漏极特征的顶表面之上共形地沉积电介质层；各向异性地蚀刻电介质层，以暴露源极/漏极特征；对电介质层进行注入工艺；以及在执行注入工艺之后，对工件执行预清洁工艺。注入工艺包括非零倾斜角度。
-
公开(公告)号：CN114121599A
公开(公告)日：2022-03-01
申请号：CN202110777001.7
申请日：2021-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 本公开涉及一种半导体装置的保护方法。氟化铵气体可用于在预清洁蚀刻制程期间形成用于半导体装置的一或多个层间介电层、一或多个绝缘盖、及/或一或多个源极/漏极区的保护层。可在预清洁蚀刻制程期间通过过量供应三氟化氮来形成保护层。三氟化氮的过量供应导致氟化铵的形成增加，上述氟化铵具有厚的保护层覆盖(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区。保护层在预清洁制程期间保护(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区不被在预清洁制程期间形成的氟离子所蚀刻。
-
公开(公告)号：CN112309959A
公开(公告)日：2021-02-02
申请号：CN201911017657.8
申请日：2019-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本公开涉及集成电路结构及其制造方法。一种方法包括蚀刻衬底的电介质层以在电介质层中形成开口，形成延伸到开口中的金属层，执行退火工艺，使得金属层的底部与在金属层下面的半导体区域反应，以形成源极/漏极区域，使用包含氢气和含氮气体的工艺气体对衬底执行等离子体处理工艺，以形成含硅和氮的层，以及在含硅和氮的层上沉积金属材料。
-
公开(公告)号：CN110223921A
公开(公告)日：2019-09-10
申请号：CN201810894144.4
申请日：2018-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48
Abstract: 本公开涉及半导体结构的制造方法，特别是半导体装置及其形成方法，包含：在基底上方形成介电层并在介电层中图案化出接触区，此接触区具有多个侧部以及将基底露出的底部。此方法亦可包含在接触区中形成介电阻障层以覆盖这些侧部与底部，并蚀刻介电阻障层以露出基底。随后，可形成导电层以覆盖接触区的这些侧部与底部，且可退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后可选择性地移除在接触区的这些侧部的导电层。最后，可于接触区中执行表面处理以在介电层中形成富含氮区及在基底中形成氮化区，且可在接触区中形成粘着层以覆盖接触区的这些侧部与底部。
-
公开(公告)号：CN119947177A
公开(公告)日：2025-05-06
申请号：CN202510050658.1
申请日：2025-01-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了半导体器件和制造半导体器件的方法。该半导体器件包括衬底，设置在衬底上的第一源极/漏极(S/D)区域和第二源极/漏极区域，以及接触结构。接触结构包括设置在第一S/D区域和第二S/D区域上的第一导电覆盖层和第二导电覆盖层、以及导电插塞。导电插塞包括设置在第一导电覆盖层和第二导电覆盖层的顶表面上的第一插塞部分，设置在第一导电覆盖层和第二导电覆盖层之间的第二插塞部分，和设置在第一S/D区域和第二S/D区域之间的第三插塞部分。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.031 seconds)
